可编程逻辑器件CPLD_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
文档贡献者
评价文档：
可编程逻辑器件CPLD
C​P​L​D​入​门​必​读
大小：681.00KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢FPGA与CPLD的区别_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
FPGA与CPLD的区别
F​P​G​A​与​C​P​L​D​的​区​别
阅读已结束，如果下载本文需要使用
想免费下载本文？
你可能喜欢C8051F02X外部存储器接口和I/O端口配置_接口电路论文_梦幻网络
您的位置：&>>&&>>&&>>&&>>&
C8051F02X外部存储器接口和I/O端口配置
摘要：介绍美国Cygnal公司生产的C8051F02X系列单片机的外部存储器接口、I/O端口配置方法和有关注意的问题；在此基础上列举两个关于EMIF、I/O的配置应用。&&& 关键词：C8051F02X EMIF I/O 交叉开关美国Cygnal公司C8051F02X系列单片机是集成在一起芯片上的混合信号系统级单片机。该单片机具有32/64位数字I/O端口（引脚）、25MIPS高速流水线式8051微控制器内核、64KB在系统可编程Flash存储器、64KB地址的外部存储器接口、+256）B片内RAM、各自独立的SPI、SMBUS/I2C和两个UART串行接口等特点。其最突出的优点就是，通过设置交叉开关寄存器控制片内数字映射到外部I/O引脚，这就允许用户根据自己的特定应用，选择通用I/O端口和所需要数字。当然，在设置数字交叉开关寄存器时，应该首先考虑EMIF的配置问题。其配置不同，将导致单片机通过不同的端口（低或高）访问片外存储器和存储器映像的I/O部件，以及数字交叉开关是否分配外部设备给P0.7(WR)、P0.6（RD）、P0.5（ALE）引脚。（如图EMIF设置为多路器模式。）1 EMIF和I/O配置方法1.1 外部存储器接口（EMIF）配置C8051F02X系列MCU有4KB的RAM可以只映射在片内，也可以映射在64KB外部数据存储器地址空间，还可以同时映射到片内和片外（4KB地址以内在片内存储器空间访问，4KB以上经过EMIF访问）三种方式。对于后两种存储器工作模式，需通过外部存储器接口使用MOVX和DPTR或MOVX和R0（R1）指令访问外部数据存储器和存储器映像的I/O设备。但是对于高8位地址，必须由外部存储器接口寄存器（EMI0CN）提供；而EMIF可将外部数据存储器接口映射到低端口（P0～P3）（F020/2/3系列）或高端口（P4～P7）（F020/2系列），以及配置为复用模式或非复用模式等。配置外部存储器接口的步骤下：*设置EMIF为低端口或高端口；*设置EMIF为复用模式或非复用模式；*选择存储器模式（片内方式、无块选择分片方式、带块选择分片方式、片外方式）；*设置片外存储器或片外设备时基；*选择相关I/O端口（寄存器PnMOUT、P74OUT）的输出模式。外部存储器接口（EMI）映射为低端口（P0～P3）即PRTSEL位（EMIOCH.5）置为0，如PRTSEL位置为1，EMI映射为高端口（P4～P7）（适用于P020/2系列）。此时如果EMIFLE位（XBR2.5）被设置为逻辑1，那么，数字交叉开关将不分配外部设备给P0.7（WR）、P0.6（RD）、P0.5（ALE）引脚（如果EMI设置为多中模式）；如果EMIFLE位设为0，那么P0.7、P0.6、P0.5引脚的功能将由交叉开关寄存器或端口锁存器来决定。外部存储器接口只有执行片外MOVX指令期间使用相关的端口引脚，一旦MOVX指令执行完毕，端口锁存器或交叉开关寄存器又重新恢复对端口引脚的控制。1.2 I/O端口配置数字交叉开关译码器按照被使用设备的优先权顺序将端口P0～P7的引脚分配给外部数字外设。端口引脚的分配是从P0.0开始，没有被使用的引脚可作为一般通用的I/O引脚，通过读写相应的端口数据寄存器访问。在数字交叉开关寄存器XBR0、XBR1、XBR2中将相应的内部数字使能位置1，数字就映射到I/O端口引脚。例如：将UART0EN位（XBR0.2）置为1，那么，TX0和RX0引脚被分别映射到P0.0和P0.1。因为UART0具有最高的优先权，故在它的使能位置1时，TX0和RX0引脚总是被映射到P0.0和P0.1。如果一个数字外设的使能位没有置1，它的端口的I/O引脚上是不能被访问的。数字交叉开关寄存器被正确配置以后，通过置XBARE（XBR2.4）位1来使能交叉开关。在交叉开关使能后。P0～P3（F020/1/2/3系列）或P0～P7（F020/2系列）输出驱动自动被禁止，从而避免了交叉开关寄存器和其它寄存器写入时在端口引脚上产生的冲突。注意：对于由交叉开关分配的输入引脚（如T0、INT0、RX0等），其输出驱动自动被禁止，因此，端口数据寄存器和PnMDOUT寄存器的值对这些引脚的状态没有影响。在给单片机内部数字分配了相应的I/O引脚后，还应设置其输出方式：推挽和漏极开路。PnMDOUT寄存器各位决定P0～P7端口引脚的输出方式，某一位置1，则该位为推挽输出方式；置0，为漏极开路输出方式。PnMDOUT寄存器控制端口引脚的输出方式，而与交叉开关是否把端口引脚分配给数字外设无关。注意：对于由交叉开关分配的输入引脚（如：SDA、SCL、RX0、RX1等）自动配置为漏极开路方式，而与相应的端口配置寄存器的设置无关。但对于一般的I/O引脚配置为输入时，与这一引脚相关的PnMDOUT设置为漏极开路，同时端口配置寄存器位必须清0。尽管在C中P4、P5、P6和P7没有对应的引脚，但端口数据寄存器仍然存在，并可为软件所用。由于数字输入通路保持活动状态，所以建议不要将这些引脚处于“悬空”状态，避免因输入浮空为无效逻辑电平而导致不必要的功率消耗。下面的三种方法可以防止这种情况的发生：①通过将WEAKPUD（XBR2.7）设置为逻辑0来使能弱上拉部件；②通过写P74OUT=0xFF，将P4、P5、P6和P7的输出方式配置为推挽方式；③通过向端口数据寄存器写0，将P4、P5、P6和P7的输出状态强制为逻辑0，即P4=0x00、P5=0x00、P6=0x00、P7=0x00。2 EMIF和I/O端口配置应用下面应用基于C单片机，也适应于C单片机。*假设有一应用需要配置UART0、SMBus、UART1、INT0和INT1（8位），存储器的工作模式为片内方式；另外，P1端口作为4×4键盘的接口，P2、P3口作为通用的I/O端口。该应用的EMIF和I/O端口配置如下：①设EMI的配置寄存器FMI0CF=0x00，因为本应用无扩展存储器和存储器映像的I/O设备，即存储器工作模式为片内方式；同时，将EMIFLE（XBR2.5）设置为0，这样P0.7、P0.5的引脚将由交叉开关寄存器或端口锁存器来决定，不被交叉开关跳过。②按UART0EN=1、UART1EN=1、SMB0EN=1、INT0E=1、INT1E=1和EMIFLE=0，设置XBR0、XBR1、XBR2为XBR0=0x05、XBR1=0x14、XBR2=0x04。③配置P1端口为数字输入模式，即P1MDIN=0xFF；P1端口低四位为键盘输出，高四位为输入，即P1MDOUT=0x0FH（P1.0～P1.3为推挽方式，P1.4～P1.7为漏极开路方式），P1|=0xF0。④使能交叉开关，即XBARE=1、XBR2=0x44。因为EMIFLE=0，交叉开关译码器将不跳过P0.7、P0.6、P0.5引脚，所以按优先极交叉开关译码表进行分配。UART0具有最高优先极，故P0.0分配给TX0，P0.1分配给RX0；SMBus的SDA、SCL分别分配在P0.2、P0.3引脚；UART1的TX1、RX1分别分配在P0.4、P0.5引脚；INT0分配在P0.6引脚；INT1分配在P0.7引脚。⑤设置UART0的TX0引脚（TX0、P0.0）、UART1的TX1引脚（TX1，P0.4）为推挽输出方式，即P0MDOUT=0x11。RX0、SDA、SCL、RX1、INT0和INT1是由交叉开关分配输入的，因此与其端口配置寄存器的值无关。⑥P2、P3作为一般I/O端口初始化为输入状态，即P2MDOUT=0x00、P2=0xFF和P3MDOUT=0x00、P3=0xFF。引脚功能如表1所列。表1引脚P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P1P2P3功能TX0RX0SDACLTX1RX1INT0INT1键盘通用通用*设现有一应用需要UART0、SMBus、UART1、INT0和INT1共8位。另外，存储器工作方式为带块选择的分片方式，EMIF为复用模式、低端口，并配置P1.2、P1.3、P1.4为模拟输入模式，通过这三个引脚利用ADC1来测量输入电压。具体配置步骤如下：①配置EMI为复用模式和工作在低端口，即PRTSEL=0，EMD2=0；存储器模式为带块选择的分片方式，即EMD1～0=10；ALE时基设为2个SYSCLK周期，即EALE1～0=01。②按UART0EN=1、UART1EN=1、SYB0EN=1、INT0E=1、INT1E和EMIFLE=1，设置XBR0、XBR1、XBR2为XBR0=0x05、XBR1=0x14、XBR2=0x42。③配置P1端口的P1.2、P1.3、P1.4为模拟输入模式，这些引脚对应的位在P1MDIN寄存器中置为0，即P1MDIN=0xE3。④使能交叉开关，即XBARE=1、XBR2=0x46。UART0具有最高优先权，故P0.0分配给TX0，P0.1分配给RX0；依次按照优先极分配表，SMBus的SDA、SCL分配在P0.2、P0.3引脚；UART1的TX1、RX1分配在P0.4、P1.0引脚。因为EMI工作在低端口且为复用模式，交叉开关译码器将不分配内部数字给P0.7(WR)、P0.6(RD)、P0.5(ALE)，所以，RX1按次序分配在P1.0引脚，INT0分配在P1.1引脚。由于P1.2、P1.3、P1.4被配置为模拟输入，交叉开关跳过这些引脚，故INT1分配在P1.5引脚。在执行片外MOVX指令时，EMI将驱动P2和P3端口。⑤配置UART0的TX0引脚（TX0，P0.0）、UART1的TX1引脚（TX1，P0.4）、P0.7(WR)、P03.6(RD)、P0.5(ALE)为推挽输出方式，即P0MDOUT=0xF1。⑥配置EMIF的端口（P2、P3）输出为推挽方式，即P2MDOUT=0xFF和P3MDOUT=0xFF。⑦通过设置P1MDOUT=0x00(输出为开漏极)和P1=0xFF(P1为高阻状态)来禁止P1.2、P1.3、P1.4三个模拟输入引脚的输出驱动器。引脚功能如表2所列。表2引脚P0P1P2P～456～7功能TX0RX0SDASCLTX1ALERDWRRX1INT0模拟输入INT1通用复用高地址复用低地址/数据3 总结C8051F02X具有低功耗（3V工作电压）、大容量存储器、高速度、高集成度等特点，广泛应用于工业控制、测量系统、报警系统。该单片机具有双串行口，更适合于定位和报警系统的前端，从而提高移动终端集成度和降低功耗。
相关信息：
摘要：介绍EZ-USB器件的基本特性和EZ-USB接口设备的开发方法，结合具体设计示例重点讨论EZ-USB接口设备的软配置方式和固件装载技术。关键词：EZ-USB 软配置 固件装载引 言　　EZ-USB是Cypress公司带智能内核的USB接口器件，...（）
摘要：介绍基于ＦＰＧＡ芯片实现的机载合成孔径雷达数字信号处理机接口板卡。该接口板卡负责将输入数据缓存和信息格式转换，然后打包成处理机需要的数据帧发送到信号处理机，并具有ＰＣＩ接口功能和在线自检测功能。着重介绍了系...（）
摘要：介绍了用CPLD辅助设计在嵌入系统中进行曲MPU复杂逻辑功能设计的总体方案，给出了通过对XC95144中复用控制寄存器进行配置以实现MPU复位逻辑和CPM协议切换的实现方案和设计要点。关键词：MPU CPM CPLD 复位逻辑性I/O...（）
摘要：介绍如何用PowerPC860（MPC860）进行FPGA（Xilinx的Virtex-II系列）的配置；给出进行FPGA配置所需的详细时序图和原理图。本配置基本原理对其它FPGA的配置也适用。关键词：PowerPC860 FPGA Xilinx1 概述MPC860是基于Pow...（）
摘要：可编程外围器件PSD应用于单片机系统后，简化了单片机外围电路的设计，增加了系统的可靠性；利用PSD与单片机组成的系统，通过计算机串口对FPGA进行实时在线编程、仿真和配置。关键词：可编程外围器件（PSD） 在应用可编程...（）
关键字含有“配置”的论文：
关键字含有“接口”的论文：
关键字含有“外部”的论文：
关键字含有“存储器”的论文：
关键字含有“交叉”的论文：
关键字含有“开关”的论文：
关键字含有“分配”的论文：
关键字含有“方式”的论文：CPLD基础_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
文档贡献者
评价文档：
P​I​C​单​片​机
大小：1.58MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
基于DSP和CPLD的可编程遥测信号采集与编码系统的研究.pdf77页
本文档一共被下载：
次 ,您可免费全文在线阅读后下载本文档
文档加载中...广告还剩秒
需要金币：200 &&
你可能关注的文档：
··········
··········
华中科技大学
硕士学位论文
基于DSP和CPLD的可编程遥测信号采集与编码系统研究
姓名：蒋辉
申请学位级别：硕士
专业：模式识别与智能系统
指导教师：刘永才
座机电话号码
本论文通过对数据采集技术的研究 设计了一套基于DSP 和CPLD 技术的可编程
遥测信号采集与编码系统
本论文首先对PCM 系统进行了详细介绍 然后结合本系统的技术要求 提出了完
整的技术方案 本系统由四个模块构成 模拟信号采集模块 数字信号采集模块 CPLD
控制模块和DSP 核心处理模块 DSP 是整个系统的核心 负责多路模拟信号和数字信
号的采集 存储和处理 最后生成标准的PCM 数据流 CPLD 用来生成系统各模块所
需的译码电路和控制信号 模拟信号采集模块和数字信号采集模块是本系统与外部信
本系统选用的DSP 芯片是TMS320VC5409
其高速处理能力完全能满足系统要求
文中详细介绍了DSP 的两个片上外设― ― D MA 控制器和多通道缓冲串口McBSP
于片上外设能通过软件进行设置 因此 充分利用这两个外设不仅能简化编码后的数
据输出过程 而且能减小数据采集对CPU 造成的负荷 CPLD 的高集成性能够降低以
前采用分离元件设计电路的复杂程度 简化了系统的硬件设计 缩短了开发周期 提
高了系统可靠性和保密性 它的
ISP 在线编程 功能极大的方便了整个开发过程
模式使得本系统具有强大的可编程性 能非常方便的改变系统的工作
正在加载中，请稍后...