逻辑门电路的输入信号是什么信号？脉冲还是电平信号与脉冲信号？

来源：蜘蛛抓取(WebSpider) 时间：2015-11-22 09:54 标签： 脉冲信号是什么
数字逻辑第六章 (1)_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
数字逻辑第六章 (1)
上传于||暂无简介
大小：445.50KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢数字电路中的竞争与冒险
> 数字电路中的竞争与冒险
数字电路中的竞争与冒险
　　在了解竞争与冒险之前，先从一个很简单的电路入手。本文引用地址：　　上面这个电路中，整个电路由非门G1和与门G2构成，输入输出之间不存在任何形式的反馈，亦不存在存储电路，所以这个电路是个组合逻辑电路。　　输入信号为A，输出信号为L，G1门的输出为 。　　每个门电路从输入激励出现到输出响应，会有一定的时间延迟，这个时间通常叫做门电路的开关延迟时间。　　制造工艺、门的种类甚至制造时微小的工艺偏差，都会引起这个开关延迟时间的变化，是一个非常随机离散的常量，这里只需要知道有这么个时间差存在。　　OK，回到电路中来，了解的朋友应该很快会得到输出的表达式： ，按照这个表达式，L应该输出一个恒定的低电平或者说逻辑“0”才对。　　可是实际情况真的是这样吗?　　如果考虑上面提到的门电路延迟时间，可以发现，一切都变了，如下图：　　信号A通过G1门，由于G1门的延迟时间的存在，会导致G1门的输出 会落后于A一个极微小的时间到达G2门的输出端，这样就导致A和 的信号波形之间有一个极小的“错位”，正是由于这个“错位”的存在，使得输出L在“错位”的瞬间输出了理论上本不应该出现的高电平(逻辑“1”)，如图中虚线对应的红色电平区域。这种窄脉冲或者叫毛刺的出现，会对后级逻辑电路产生不可预计的影响，特别是在一些高速的中。　　从上面的分析，不难得出结论，如果门电路的多个输入信号到达输入端的时间不同，就有可能引起输出逻辑的错乱。　　为什么会到达时间不同呢?不外乎就是，不同信号通过的路径不同，相同工艺制造条件下，输入信号传输到指定输入端的传输路径上的门电路越多，需要消耗的时间也就越多，如果每个信号的路径差异都比较大，到达指定输入端的信号就会有先后，输出就有可能出现逻辑错误。当然，一些PCB走线的寄生效应也会引起这种现象，这里不讨论。　　OK，把上面的思考归纳一下。　　在中，信号由于经由不同路径传输达到某一汇合点的时间有先有后的现象，就称之为竞争，英文名R由于竞争现象所引起的电路输出发生瞬间错误的现象，就称之为冒险，英文名Hazard或者Risk。英文名字还是相对比较好理解，想象一下，两个成绩完全一样的跨栏运动员(racer)，同时跑110米栏，一个跑11个栏，一个跑20个栏，最后肯定不会同时到达终点;而Hazard或者Risk，则指未来可能存在的危机和风险。不得不感慨，有些东西，还是看鸟文比较好理解。　　但是需要注意的是，竞争和冒险之间的关系。有竞争不一定有冒险，但出现了冒险就一定存在竞争。如果信号的传输途径不同,或各信号延时时间的差异，信号变化的互补性等原因都很容易产生冒险现象。　　该如何规避这种竞争与冒险所带来的电路设计失败风险呢?下次再聊。
电路相关文章:
数字滤波器相关文章:
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一反相器是指输出信号的相位与输入信号相反吗?
发布时间: 10:32:07
访问次数:2060
&&& (1)反相器（非门）基本电路&&& 一个共射极晶体管放大器， 其输出信号的相位与输入信号相反，因此又称反相放大器。如这种电路用于放大脉冲信号，也是起反相放大的功能，这个电路从逻辑上来说是一个“非”电路，即“非门”。图7-30所示是一个由集成电路制成的非门电路，即反相器，输出信号的相位与输入相反，输入正极性脉冲，输出则为反极性脉冲。
&&&&&&&&&&&&&&& &&& 门电路是逻辑信号处理系统中的基本单元电路，它有DTL型、TTL型和C-MOS型三种。DTL是Diode Transistor Logic（二极管晶体管逻辑）的简称。TTL是Transistor TransistorLogic（晶体管晶体管逻辑）的简称。这两种逻辑电路的区别是DTL电路采用二极管作输入电路，TTL采用晶体管作输入电路。C-MOS是Complementary Metal Oxide Semiconductor的缩写，这种电路主要是采用C-MOS炀效应晶体管组成的逻辑电路。&&& (2) DTL反相器&&& 图7-31所示为DTL反相器电路的内部结构，输入端采用二极管，信号处理为晶体管，电源为+5V。当输入端A为高电平（数字“1”）时，二极管VD1截止，晶体管VT1导通，晶体管VT2导通输出为低电平（数字“0”）。当输入为低电平（数字“0”）时，二极管VD1导通，晶体管VT1截止，晶体管VT2截止，输出高电平（数字“l”）。
&&&&&&&&&&&&&&&&&&&&&&
&& (3)&TTL反相器&&& 图7-32所示为一个具有6个反相器的TTL集成电路，每一个反相器的内部电路结构也示于图中。
&&&&&&&&&&&&&&&&&& &&& 直流电压+5V为每一个反相器提供电源，当输入端A为高电平（数字“1”）时，晶体管VT1截止，晶体管VT2导通，二极管VD2截止，晶体管VT3导通，输出端A为低电平（数字“0”）。如果输入端A为低电平（数字“0”）时，电路发生反相的变化，则输出端A为高电平。&&& (4) MOS场效应晶体管(FET)反相器&&& 场效应晶体管既可以作为线性放大器，也可以制成逻辑门电路，图7-33所示为MOS场效应晶体管制作的反相器。
&&&&&&&&&&&&&&&&&&& &&& 场效应晶体管有N沟道和P沟道之分，用两者组成互补对称的电路简称CMOS互补输出电路，图7-34所示为它的工作原理图。当输入端②为高电平（数字“1”）输入时，N沟道场效应晶体管导通，③脚输出低电平（数字“0”）；当②脚输入低电平（数字“0”）时，P沟道场效应晶体管导通输出高电平（数字“1”）。
&&&&&&&&&&&&&&&&&&&&&&&&& &&&& 图7-35为C-MOS反相器的实用电路（CD4069或TC74049）及每个反相器的电路结构，其工作原理与TTL电路相同。当A端输入高电平时，N沟道场效应晶体管VT1导通，P沟道场效应晶体管VT2截止，输出端彳为低电平。当A端输入低电平时，则电路工作态发生变化，VT2导通，VT1截止，输出端彳变为高电平。
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
&&&&&&&&&&
相关技术资料
07-0410-21
相关IC型号
推荐技术资料关于基本逻辑门电路的电压在测试四2输入异或门74LS86一个异或门的输入和输出之间的逻辑关系时，当输入信号都为0时，输出的也为0，这时测量输入电压和输出电压得到输入电压为几mV，为_百度作业帮
关于基本逻辑门电路的电压在测试四2输入异或门74LS86一个异或门的输入和输出之间的逻辑关系时，当输入信号都为0时，输出的也为0，这时测量输入电压和输出电压得到输入电压为几mV，为
关于基本逻辑门电路的电压在测试四2输入异或门74LS86一个异或门的输入和输出之间的逻辑关系时，当输入信号都为0时，输出的也为0，这时测量输入电压和输出电压得到输入电压为几mV，为什么输出电压却是100多mV，相差这么大是什么原因？
74LS系列系列器件就是这样，它们的输出高电平不能达到接近电源电压，输出低电平也不能达到完全接近0V，这是TTL电路的电平规范所允许的。你换用74HCT系列的器件会好些。

我要回帖

更多关于 脉冲信号是什么 的文章

 

随机推荐