arm一个arm指令周期期等于多少个时钟周期

来源：蜘蛛抓取(WebSpider) 时间：2016-12-03 07:44 标签： arm7指令周期
ARM流水线是不是级数越高在相同时间执行的指令越少啊arm7是3级流水,在8个时间周期可以执行6条指令,而ARM9是5级流水,可是在8个时间周期只能执行4条指令,这是不是就说,流水级数高反而在同样时间内执行的指令少呢/?如果不是,如果是,为啥还要增加流水级数呢
郭嘉xrWN93AV18
不是,ARM 7的MIPS和时钟的关系是MIPS=0.9*时钟,ARM 9的MIPS=1.1*时钟,所以很显然ARM 9的效率更高.你那个流水线执行指令数的问题自己画个图就看出来为什么了,以3级流水举例：时钟周期：
[ 1 ][ 2 ][ 3 ][ 4 ][ 5 ][ 6 ][ 7 ][ 8 ]第一条指令：[ A ][ B ][ C ]第二条指令：
[ A ][ B ][ C ]第三条指令：
[ A ][ B ][ C ]第四条指令：
[ A ][ B ][ C ]第五条指令：
[ A ][ B ][ C ]第六条指令：
[ A ][ B ][ C ]自己画一下5级流水的,就知道为什么8个时钟周期4条指令了.不过以上条件均为在流水线排空的情况开始下执行.
为您推荐：
其他类似问题
增加流水级数的好处如下： 流水级数越多，每条指令执行的步骤分得越细，相应所花时间越短，所以ARM9的时间周期比ARM7要小得多，比如举个例子，假设arm7主频60MHz，arm9主频300MHz，ARM9的时间周期只有ARM7的五分之一，同样的时间跑的指令多多了。 简单说一下，详细的可以看书或网上查。 给个网址参考一下： http://www.chinaup...
扫描下载二维码RISC采用流水线技术，大部分指令在“一个时钟周期”内完成？？上面是 唐朔飞 老师的 计算机组成原理 书中的原话……我想问的是：“指令周期>机器周期>时钟周期” 吧，RISC能在一个时钟周期完成一条指令！？那还有机器周期什么事啊，RISC就变成“时钟周期>指令周期”了！？这怎么理解啊？？？求高人指点…………看了楼下的，稍微懂了点，是不是这意思：RISC的流水线执行一堆指令的时间，平均下来能达到一条指令不到一个时钟周期（的程度）（的量级），实际上一条指令还是要分机器周期以及时钟周期的，只不过流水线做的牛X把时间分摊了，看起来一条指令不到一个时钟周期…………是这意思吧…………
流水线技术是一种将每条指令分解为多步，并让各步操作重叠，从而实现几条指令并行处理的技术。程序中的指令仍是一条条顺序执行，但可以预先取若干条指令，并在当前指令尚未执行完时，提前启动后续指令的另一些操作步骤。这样显然可加速一段程序的运行过程。市场上推出的各种不同的1 6位/ 3 2位微处理器基本上都采用了流水线技术。如8 0 4 8 6和P e n t i u m均使用了6步流水线结构，流水...
学习ARM处理器的时候讲三级流水线的具体定义我也只是能理解字面意思你说的三个周期的细微差别应该得去问老师吧= =
为您推荐：
扫描下载二维码您的位置： >
指令周期,什么是指令周期
指令周期的基本概念　
　CPU从内存取出一条指令并执行这条指令的时间总和。 　　指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。指令不同，所需的机器周期数也不同。对于一些简单的的单字节指令，在取指令周期中，指令取出到指令寄存器后，立即译码执行，不再需要其它的机器周期。对于一些比较复杂的指令，例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。　　通常含一个机器周期的指令称为单周期指令，包含两个机器周期的指令称为双周期指令。
计算机所以能自动地工作，是因为CPU能从存放程序的内存里取出一条指令并执行这条指令；紧接着又是取指令，执行指令……，如此周而复始，构成了一个封闭的循环。除非遇到停机指令，否则这个循环将一直继续下去。
1 指令周期&: CPU从内存取出一条指令并执行这条指令的时间总和。
2 CPU周期&: 又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。
3 时钟周期: 通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。
非常好我支持^.^
不好我反对
相关阅读：
( 发表人：admin )
评价:好评中评差评
技术交流、我要发言
发表评论，获取积分！ 请遵守相关规定！提 交
Copyright &
.All Rights ReservedARM架构CPU的整数乘法性能如何？比Intel快还是慢？
前同事想将原先在x64的程序移植到ARM平台上他手头上的ARM设备是个双核32位ARM架构SoC，主频1.6GHz原始程序是x64汇编写的，大量使用64位无符号整数乘法以256位乘法为例，使用标准分治乘法，在x64上需要：16个64位乘法指令、8个普通64位加法指令、27个带进位64位加法指令仍旧采用标准分治乘法，移植到32位ARM上，实现256位乘法需要：64个32位乘法指令，16个普通32位加法指令，110个带进位32位加法指令一般而言，CPU的乘法速度远比加法要慢，x64已经是做的很不错了，64位乘法延迟为4个时钟周期，无进位64为加法1个时钟周期，带进位64位加法2个时钟周期若ARM架构的32位乘法也是4个时钟周期的延迟，无进位32位加法1个时钟周期，带进位32位加法2个时钟周期如此计算256位乘法的话，理论上同频32位ARM估计是同频x64性能的四分之一前同事因为时间问题没有用ARM指令重写，而是用C语言实现了交差，性能更是惨不忍睹，256位乘法也就是同频x64性能的十分之一左右，好在产品定位就是低端廉价品，也就这样了有没有具体的ARM架构指令延迟的数据可供我那苦中作乐的前同事参考参考？
我就静静的看着，[s:ac:茶][del]当年汇编差点挂科[/del]
nga真有人能解决的了你这问题的吗[s:ac:晕]不如去个码农论坛？
我只大致知道xscale比老赛扬乘除都要慢很多，具体是多少，wince的书都卖废纸很久了，附录根本没仔细看过。
什么应用需要汇编语言。。。单片机开发的咩
[s:ac:汗]究竟是什么程序需要移植还用汇编写。。
arm和x86-64的区别只是ISA楼主的问题还是要看具体的CPU微架构x86方面intel的nehalem如LZ所测试的int add latency 1cycle，int mul latency 4cycle而从snb到haswell都可以达到int add latency 1cycle，int mul latency 3cyclearm方面apple的A7与nehalem相当 A8和A9与snb之后的架构相当公版架构没有测试数据 并不清楚以上是单CPU每ALU下的数据整体CPU的性能还要看超标量下issue-width宽度，ILP深度，分支预测惩罚延迟等等数据指标
你应该说x86吧。。。2011年10月 其他开发语言大版内专家分月排行榜第三2010年8月 其他开发语言大版内专家分月排行榜第三2007年5月 其他开发语言大版内专家分月排行榜第三
2011年10月 其他开发语言大版内专家分月排行榜第三2010年8月 其他开发语言大版内专家分月排行榜第三2007年5月 其他开发语言大版内专家分月排行榜第三
2011年10月 其他开发语言大版内专家分月排行榜第三2010年8月 其他开发语言大版内专家分月排行榜第三2007年5月 其他开发语言大版内专家分月排行榜第三
2011年10月 其他开发语言大版内专家分月排行榜第三2010年8月 其他开发语言大版内专家分月排行榜第三2007年5月 其他开发语言大版内专家分月排行榜第三
2011年10月 其他开发语言大版内专家分月排行榜第三2010年8月 其他开发语言大版内专家分月排行榜第三2007年5月 其他开发语言大版内专家分月排行榜第三
2011年10月 其他开发语言大版内专家分月排行榜第三2010年8月 其他开发语言大版内专家分月排行榜第三2007年5月 其他开发语言大版内专家分月排行榜第三
2011年10月 其他开发语言大版内专家分月排行榜第三2010年8月 其他开发语言大版内专家分月排行榜第三2007年5月 其他开发语言大版内专家分月排行榜第三
2011年10月 其他开发语言大版内专家分月排行榜第三2010年8月 其他开发语言大版内专家分月排行榜第三2007年5月 其他开发语言大版内专家分月排行榜第三
本帖子已过去太久远了，不再提供回复功能。

我要回帖

更多关于 arm7指令周期 的文章

 

随机推荐