请教xilinx的gtx核的用法 gtx 的问题

来源：蜘蛛抓取(WebSpider) 时间：2017-06-07 10:25 标签： xilinx gtx介绍
8765人阅读
ISE&ModelSim使用（27）
&在Xilinx&ISE12.3中运用符号设计顶层模块的方法
1）、将子模块选中，Design选项卡中，在Implementation在左下角的Process：XXX框中展开Design Utilities，选择Create Schematic Symbol，创建一个该子模块对应的原理图符号，如图；
2）、然后再在工程上右键New_Source，选择Schematic，创建一个原理图文件，如图；
3）、再选择左侧的Symbol选项卡，点选相关的路径，选择刚刚创建的子模块的原理图符号，如图：
4)、然后再右侧的空白图纸上粘贴原理图符号，将所有的子模块放好位置，运用中间工具栏的工具进行操作：连接，设定输入与输出记号，我画的图如下所示：
5）、如果还想要将顶层模块的原理图转化成代码，可以这样操作：在Implementation在左下角的Process：XXX框中展开Design Utilities，点选View HDL Function Model，就可以生成顶层模块对应的HDL代码
&&相关文章推荐
参考知识库
* 以上用户言论只代表其个人观点，不代表CSDN网站的观点或立场
访问：1682696次
积分：13625
积分：13625
排名：第827名
原创：147篇
转载：50篇
评论：648条
(4)(8)(5)(1)(5)(2)(8)(8)(4)(1)(6)(4)(7)(8)(1)(2)(1)(5)(1)(1)(4)(7)(7)(9)(6)(1)(5)(9)(8)(11)(5)(10)(10)(8)(5)(2)(2)(1)(1)(3)(3)你的位置：
gtp/gtx调试问题
我在用ml605板子调试，用ise生成一个GTP 的example，用modelsim仿真没问题，进行约束引脚分配后下载到板上不工作。用chipscope查，发现收到的数据都是错的，很多FF之类，完全不是发送的数据。改程序里面的loopback参数，设置为nearend两种回环都可以，收到的数据正确。但取消回环用同轴线连接时候就不对。
怀疑是缆线不行，后来做了IBERT进行测试，发现收发正常，即使IBERT设置更高的速率也不会有误码。
情况大概是这样，有见过的望不吝赐教，先行谢过！Xilinx ise 10.1的仿真问题，请教达人！ | 电子创新网赛灵思中文社区

我要回帖

更多关于 xilinx gtx介绍 的文章

 

随机推荐