21ic官方微信 -->
如何使用Xilinx中ise原语？
1、IBUFGDS输入全局时钟及DCM分频使用：本文引用地址:
IBUFGDS #(
.DIFF_TERM(&FALSE&), // DifferenTIal TerminaTIon (Virtex-4/5,
Spartan-3E/3A)
.IOSTANDARD(&DEFAULT&) // Specifies the I/O standard for this buffer
) IBUFGDS_inst (
.O(CLK_SYS), // Clock buffer output
.I(CLKP_SYS), // Diff_p clock buffer input
.IB(CLKN_SYS) // Diff_n clock buffer input
DCM_BASE #(
.CLKDV_DIVIDE(2.0), // Divide by:
1.5,2.0,2.5,3.0,3.5,4.0,4.5,5.0,5.5,6.0,6.5
// 7.0,7.5,8.0,9.0,10.0,11.0,12.0,13.0,14.0,15.0 or 16.0
.CLKFX_DIVIDE(3), // Can be any integer from 1 to 32
.CLKFX_MULTIPLY(2), // Can be any integer from 2 to 32
.CLKIN_DIVIDE_BY_2(&FALSE&), // TRUE/FALSE to enable CLKIN divide by two
.CLKIN_PERIOD(8.14),//(10.0), // Specify period of input clock in ns from
1.25 to 1000.00
.CLKOUT_PHASE_SHIFT(&NONE&), // Specify phase shift mode of NONE or FIXED
.CLK_FEEDBACK(&1X&), // Specify clock feedback of NONE, 1X or 2X
.DCM_PERFORMANCE_MODE(&MAX_SPEED&), // Can be MAX_SPEED or MAX_RANGE
.DESKEW_ADJUST(&SYSTEM_SYNCHRONOUS&), // SOURCE_SYNCHRONOUS,
SYSTEM_SYNCHRONOUS or
// an integer from 0 to 15
.DFS_FREQUENCY_MODE(&LOW&), // LOW or HIGH frequency mode for frequency
.DLL_FREQUENCY_MODE(&LOW&), // LOW, HIGH, or HIGH_SER frequency mode for
.DUTY_CYCLE_CORRECTION(&TRUE&), // Duty cycle correction, TRUE or FALSE
.FACTORY_JF(16'hf0f0), // FACTORY JF value suggested to be set to
.PHASE_SHIFT(0), // Amount of fixed phase shift from -255 to 1023
.STARTUP_WAIT(&FALSE&) // Delay configuration DONE until DCM LOCK,
TRUE/FALSE
) DCM_BASE_inst (
.CLK0(CLK0), // 0 degree DCM CLK output
.CLK180(CLK180), // 180 degree DCM CLK output
.CLK270(CLK270), // 270 degree DCM CLK output
.CLK2X(CLK2X), // 2X DCM CLK output
.CLK2X180(CLK2X180), // 2X, 180 degree DCM CLK out
.CLK90(CLK90), // 90 degree DCM CLK output
.CLKDV(clk4608), // Divided DCM CLK out (CLKDV_DIVIDE)
.CLKFX(clk), // DCM CLK synthesis out (M/D)
.CLKFX180(CLKFX180), // 180 degree CLK synthesis out
.LOCKED(LOCKED), // DCM LOCK status output
.CLKFB(CLK0), // DCM clock feedback
.CLKIN(CLK_SYS), // Clock input (from IBUFG, BUFG or DCM)
.RST(1'b0) // DCM asynchronous reset input
2、ODDR、IDDR单边缘与双边缘触发的转换。
单边缘输入双边缘输出：
.DDR_CLK_EDGE(&OPPOSITE_EDGE&), // &OPPOSITE_EDGE& or &SAME_EDGE&
.INIT(1'b0), // Initial value of Q: 1'b0 or 1'b1
.SRTYPE(&SYNC&) // Set/Reset type: &SYNC& or &ASYNC&
) ODDR_inst0 (
.Q(DataOut[0]), // 1-bit DDR output
.C(Clk), // 1-bit clock input
.CE(CE), // 1-bit clock enable input
.D1(DataIn[0]), // 1-bit data input (positive edge)
.D2(DataIn[8]), // 1-bit data input (negative edge)
.R(Reset), // 1-bit reset
.S(Set) // 1-bit set
双边缘输入，单边缘输出：
.DDR_CLK_EDGE(&OPPOSITE_EDGE&), // &OPPOSITE_EDGE&, &SAME_EDGE&
// or &SAME_EDGE_PIPELINED&
.INIT_Q1(1'b0), // Initial value of Q1: 1'b0 or 1'b1
.INIT_Q2(1'b0), // Initial value of Q2: 1'b0 or 1'b1
.SRTYPE(&SYNC&) // Set/Reset type: &SYNC& or &ASYNC&
) IDDR_inst1 (
.Q1(DataOutL[1]), // 1-bit output for positive edge of clock
.Q2(DataOutH[1]), // 1-bit output for negative edge of clock
.C(Clk), // 1-bit clock input
.CE(CE), // 1-bit clock enable input
.D(DataIn[1]), // 1-bit DDR data input
.R(Reset), // 1-bit reset
.S(Set) // 1-bit set
All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.，(NASDAQ:XLNX))今天在北京举办首届赛灵思开发者大会(XDF, Xilinx Developer Forum)，赛灵思用户社区成员、赛灵......关键字：
All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.，(NASDAQ:XLNX))昨天在2017杭州?云栖大会上宣布，阿里巴巴旗下云计算公司阿里云在其最新款的FPGA加速服务中选择了赛灵思。作为全球第......关键字：
台积电(2330)推进先进制程马不停蹄，7纳米将接续10纳米于明年下半年大量产出，抢得技术领先之优势。合作伙伴IP厂商新思科技宣布成功完成台积公司7纳米FinFET制程IP组合的投片。
......关键字：
赛灵思、Arm、Cadence和台积公司今日宣布一项合作，将共同构建首款基于台积7纳米FinFET工艺的支持芯片间缓存一致性(CCIX)的加速器测试芯片，并计划在2018年交付。这一测试芯片旨在从硅芯片层面证明CCIX能够支持多核高性能Ar......关键字：
聪明肯定是有好处的。在标准智商测试、也就是IQ测试中表现优异的人，往往更容易在学习与工作中达到卓越的成就。这些人通常寿命也更长，身体更健康，同时也更少经历负面的人生大事件，例如破产――虽然此中原因仍未可知。......关键字：
报道称，在研究人员发明了一种可以自我修复的“弹性”屏幕之后，智能手机屏幕划痕累累以及会被摔裂的日子可能很快就屈指可数了。......关键字：
作为苹果公司的 CEO，蒂姆?库克在面试应聘者的时候，他会做出什么样的举动呢?根据前苹果和谷歌员工 Kim Scott 回忆，在面试的过程中，库克是相对比较沉默的，这种沉默的力量会让面试者倍感压力。......关键字：
据美国航天局近日发布消息称，4月19日，一颗直径约650米的近地小行星将以近180万公里的距离“擦”过地球，这两天晚上人们借助小型光学望远镜就可以观测到这个“天外来客”。......关键字：
我 要 评 论
大家都爱看
昨日，兆易创新发表公告，重申了收购上海思立微的目的。兆易创新表示，这次产业并购，旨在整合境内优质的芯片设计领域资产，获取智能人机交互领域的核心技术，拓展并丰富公司产品线，在整体上形…
CPU即中央处理器，是一块超大规模的集成电路，是一台计算机的运算核心和控制核心。它的功能主要是解释计算机指令以及处理计算机软件中的数据。
据外媒报道，美银美林认为，AMD最新的Ryzen芯片可能会引发一波销售浪潮，进而推动该股继续上涨。它认为AMD股票还有40%以上的上涨空间。
关于国产芯片，是近几年才有崛起的势头，可是在几年之前，国产芯片还处于“沉睡”的状态，尤其是手机芯片，几乎大部分都依赖进口，而且国外的市场几乎被高通和联发科所垄断，也就展讯还在市场边…
大疆周一表示，在美国陆军因为&网络缺陷&而要求其成员停用大疆无人机后，这家中国无人机制造商将加强无人机的数据安全性。 大疆政策和法务副总裁布伦丹&middot…
业界早知道
02-0802-0802-0502-0502-0502-02
精读涨姿势
03-2309-0810-1606-0802-1706-30有用过Xilinx的ISE的吗_百度知道
有用过Xilinx的ISE的吗
我有更好的答案
ddr2 你是用来产生clk吗。名字叫Language Templates 。点击下 然后在verilog-&Device primitive instantiaion-&gt？在ise中，你在最右边找有没有一个图标跟灯泡一样的
采纳率：77%
为您推荐：
其他类似问题
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。->【Xilinx技术小组】
刚开始学习zynq-7000，请问是用vivado好还是ISE好？似乎vivado是趋势，如果只用vivado，不装ISE，对开发的完全程度有没有影响？
专家解答：
ISE是Vivado之前的上一代开发工具，自14.7版本（对应Vivado 2013.3）后已经停止开发了。
Vivado是ISE后的新一代开发工具，运行时间更短，对复杂设计更容易收敛。
如果没有特殊设计要求，建议基于Zynq的设计都从Vivado开始。Vivado有很多不错的tutorial，UG940和embedded相关，建议仔细看看。你的位置：
Xilinx ISE 里估计功耗的工具到底有多聪明？
[i=s] 本帖最后由 ttxs2009 于
06:08 编辑
Xilinx ISE 自带的综合工具XPower Analyzer到底聪明到什么程度？
我最近做了一些试验：
就是我有一个自己设计的乘法器，在100MHz下功耗是5mW;
而当我把这个乘法器用到一个功能模块以后，再100MHz下整个功耗是3mW;
电路的规模变大了，功耗却变小了？！
经过我分析，实际上，我这个功能模块是状态机控制下工作的。而乘法器只在其中的一个状态被调用。
如果平均下来，乘法器的使用频率应该达不到100MHz了，所以整个功能模块的功耗理应小一些，对吧？
我只是怀疑XPower Analyzer到底是不是真的有这么聪明，还是我哪一步操作错了（别把这两个功耗报告上去，被人笑话了。。。）？
我印象中Design Compiler就是直接把所有门的功耗给加在一起的，不考虑具体占空比。哪位大哥有xilinx ise 14.7 的教程？ - FPGA|CPLD|ASIC论坛 -
中国电子技术论坛 -
最好最受欢迎电子论坛!
后使用快捷导航没有帐号？
哪位大哥有xilinx ise 14.7 的教程？
21:55:41　　
哪位大哥有xilinx ise 14.7 的教程或者是官方的英文使用手册也行？谢谢拉
23:35:00　　
都14.7了，还不如直接用vivado，xilinx FEA强烈推荐的，并且他们ISE都停止演进了。
百度 xilixn，进入官网，所有资料都有啊
22:03:07　　
ISE的版本改变了，操作一般只会有一小段的变化。可以找老版本的教程即可。
12:40:54　　
都14.7了，还不如直接用vivado，xilinx FEA强烈推荐的，并且他们ISE都停止演进了。
百度 xilixn，进入官网 ...
嗯，谢啦，我再看看你说的软件，官网我也看了，不过没有找到。。。
12:42:32　　
ISE的版本改变了，操作一般只会有一小段的变化。可以找老版本的教程即可。 ...
我之前也找到14.5的教程了。。。不过感觉差别还有有点大。。
Powered by
供应链服务
版权所有 (C) 深圳华强聚丰电子科技有限公司