维持最佳的能量和焦距，这两个参数对于不同的产品会；何为Reticle?；答：Reticle也称为Mask，翻译做光掩模板；何为Pellicle?；答：Pellicle是Reticle上为了防止灰；何为OPC光罩？；答：OPC(OpticalProximityCo；何为PSM光罩？；答：PSM(PhaseShiftMask)不同于；答：鹘y的t膜光罩,只是利用
维持最佳的能量和焦距，这两个参数对于不同的产品会有不同。
何为Reticle?
答：Reticle也称为Mask，翻译做光掩模板或者光罩，曝光过程中的原始图形的载体，通过曝光过程，这些图形的信息将被传递到芯片上。
何为Pellicle?
答：Pellicle是Reticle上为了防止灰m(dust)或者微m粒子(Particle)落在光罩的图形面上的一层保护膜。
何为OPC光罩？
答：OPC (Optical Proximity Correction)为了增加曝光图案的真实性，做了一些修正的光罩，例如，0.18微米以下的Poly, Metal layer就是OPC光罩。
何为PSM光罩？
答：PSM (Phase Shift Mask)不同于Cr mask, 利用相位干涉原理成象，目前大都应用在contact layer以及较小CD的Critical layer（如AA，POLY，METAL1）以增加图形的分辨率。
何CR Mask？
答：鹘y的t膜光罩,只是利用光0c1干涉成像,主要迷谳^不Critical 的layer
光罩编号各位代码都代表什幺？
答：例如AA-1DA, 0037代表产品号，00代表Special code,156代表layer,A代表客户版本，后一个A代表SMIC版本，1代表FAB1，D代表DUV(如果是J,则代表I-line),A代表ASML机台（如果是C，则代表Canon机台）
光罩室同时不能超过多少人在其中？
答：2人，为了避免产生更多的Particle和静电而损坏光罩。
存取光罩的基本原则是什幺？
答：(1) 光罩盒打开的情况下，不准进出Mask Room,最多只准保持2个人(2) 戴上手套
(3) 轻拿轻放
如何避免静电破坏Mask？
答：光罩夹子上连一导线到金属桌面，可以将产生的静电导出。
光罩POD和FOUP能放在一起吗？它们之间至少应该保持多远距离？
答：不能放在一起，之间至少要有30公分的距离，防止搬动FOUP时碰撞光罩Pod而损坏光罩。
何谓 Track?
答：Photo制程中一系列步骤的组合，其包括：Wafer的前、后处理，Coating(上光阻)，和Develop(显影)等过程。
In-line Track机台有几个Coater槽，几个Developer槽？
答：均为4个
机台上亮红灯的处理流程？
答：机台上红灯亮起的时候表明机台处于异常状态，此时已经不能RUN货，因此应该及时Call E.E进行处理。若EE现在无法立即解决，则将机台挂DOWN。
何谓 WEE? 其功能为何?
答：Wafer Edge Exposure。由于Wafer边缘的光阻通常会涂布的不均匀，因此一般不能得到较好的图形，而且有时还会因此造成光阻peeling而影响其它部分的图形，因此 将Wafer Edge的光阻曝光，进而在显影的时候将其去除，这样便可以消除影响。
何为PEB？其功能为何？
答：Post Exposure Bake，其功能在于可以得到质量较好的图形。（消除standing waves）
PHOTO POLYIMIDE所用的光阻是正光阻还是负光阻
答：目前正负光阻都有，SMIC FAB内用的为负光阻。
RUN货结束后如何判断是否有wafer被reject？
答：查看RUN之前lot里有多少Wafer,再看Run之后lot里的WAFER是否有少掉，如果有少，则进一步查看机台是否有Reject记录。
何谓 Overlay? 其功能为何?
答：迭对测量仪。由于集成电路是由很多层电路重迭组成的，因此必须保证每一层与前面或者后面的层的对准精度，如果对准精度超出要求范围内，则可能造成整个电路不能完成设计的工作。因此在每一层的制作的过程中，要对其与前层的对准精度进行测量，如果测量值超出要求，则必须采取相应措施调整process condition.
何谓 ADI CD?
答：Critical Dimension，光罩图案中最小的线宽。曝光过后，它的图形也被复制在Wafer上，通常如果这些最小的线宽能够成功的成象，同时曝光的其它的图形也能够成功的成象。因此通常测量CD的值来确定process的条件是否合适。
何谓 CD-SEM? 其功能为何?
答：扫描电子显微镜。是一种测量用的仪器，通常可以用于测量CD以及观察图案。
PRS的制程目的为何？
答：PRS (Process Release Standard)通过选择不同的条件（能量和焦距）对Wafer曝光，以选择最佳的process condition。
何为ADI？ADI需检查的项目有哪些？
答：After Develop Inspection，曝光和显影完成之后，通过ADI机台对所产生的图形的定性检查，看其是否正常，其检查项目包括：Layer ID,Locking Corner,Vernier,Photo Macro Defect
何为OOC, OOS，OCAP？
答：OOC=out of control,OOS=Out of Spec,OCAP=out of control action plan
当需要追货的时候，是否需要将ETCH没有下机台的货追回来？
答：需要。因为通常是process出现了异常，而且影响到了一些货，因此为了减少损失，必须把还没有ETCH的货追回来，否则ETCH之后就无法挽回损失。
PHOTO ADI检查的SITE是每片几个点？
答：5点，Wafer中间一点，周围四点。
PHOTO OVERLAY检查的SITE是每片几个点？
PHOTO ADI检查的片数一般是哪几片？
答：#1，#6，#15，#24; 统计随机的考量
何谓RTMS，其主要功能是什幺？
答：RTMS (Reticle Management System) 光罩管理系统用于trace光罩的History,Status,Location,and Information以便于光罩管理
PHOTO区的主机台进行PM的周期？
答：一周一次
PHOTO区的控片主要有几种类型
答：(1) Particle :作Particle monitor用的芯片,使用前y前需小於10w(2) Chuck Particle :作ScanneryChuck平坦度的Ｓ眯酒,其平坦度要求非常高(3) Focus :作Scanner Daily monitor best 的wafer(4) CD :做photo^daily monitor CD定度的wafer(5) PR thickness :做楣庾韬穸y量的wafer(6) PDM :做photo defect monitor的wafer
当TRACK刚显示光阻用完时，其实机台中还有光阻吗？
答：有少量光阻
当TRACK刚显示光阻用完时，其实机台中还有光阻吗？
答：有少量光阻
WAFER SORTER有读WAFER刻号的功能吗？
光刻部的主要机台是什幺? 它们的作用是什幺?
答：光刻部的主要机台是: TRACK(涂胶显影机), Sanner(扫描曝光机)
为什幺说光刻技术最象日常生活中的照相技术
答：Track 把光刻胶涂附到芯片上就等同于底片,而曝光机就是一台最高级的照相机. 光罩上的电路图形就是&人物&. 通过对准,对焦,打开快门, 让一定量的光照过光罩, 其图像呈现在芯片的光刻胶上, 曝光后的芯片被送回Track 的显影槽, 被显影液浸泡, 曝光的光刻胶被洗掉, 图形就显现出来了.
光刻技术的英文是什幺
答：Photo Lithography
常听说的.18 或点13 技术是指什幺?
答：它是指某个产品,它的最小&CD& 的大小为0.18um or 0.13um. 越小集成度可以越高, 每个芯片上可做的芯片数量越多, 难度也越大.它是代表工艺水平的重要参数.
从点18工艺到点13 工艺到点零9. 难度在哪里?
答：难度在光刻部, 因为图形越来越小, 曝光机分辨率有限.
曝光机的NA 是什幺?
答：NA是曝光机的透镜的数值孔径;是光罩对透镜张开的角度的正t值. 最大是1; 先进的曝光机的NA 在0.5 ---0.85之间.
曝光机分辨率是由哪些参数决定的?
答：分辨率=k1*Lamda/NA. Lamda是用于曝光的光波长;NA是曝光机的透镜的数值孔径; k1是标志工艺水准的参数, 通常在0.4--0.7之间.
如何提高曝光机的分辨率呢?
答：减短曝光的光波长, 选择新的光源; 把透镜做大,提高NA.
现在的生产线上, 曝光机的光源有几种, 波长多少?
答：有三种: 高压汞灯光谱中的365nm 谱线, 我们也称其为I- KrF 激光器, 产生248 nm 的光; ArF 激光器, 产生193 nm 的光;
下一代曝光机光源是什幺?
答：F2 激光器. 波长157nm
我们可否一直把波长缩短,以提高分辨率? 困难在哪里?
答：不可以. 困难在透镜材料. 能透过157nm 的材料是CaF2, 其晶体很难生长. 还未发现能透过更短波长的材料.
为什幺光刻区采用黄光照明？
答：因为白光中包含365nm成份会使光阻曝光,所以采用黄光; 就象洗像的暗房采用暗红光照明.
答：扫描电子显微镜(Scan Electronic Microscope)光刻部常用的也称道CD SEM. 用它来测量CD
如何做Overlay 测量呢?
答：芯片(Wafer)被送进Overlay 机台中. 先确定Wafer的位置从而找到Overlay MARK. 这
个MARK 是一个方块 IN 方块的结构.大方块是前层, 小方块是当层;通过小方块是否在大方块中心来确定Overlay的好坏.
生产线上最贵的机器是什幺
答：曝光机;5-15 百万美金/台
曝光机贵在哪里?
答：曝光机贵在它的光学成像系统 (它的成像系统由15 到20 个直径在200 300MM 的透镜组成.波面相位差只有最好象机的5%. 它有精密的定位系统(使用激光工作台)
激光工作台的定位精度有多高?
答：现用的曝光机的激光工作台定位的重复精度小于10nm
曝光机是如何保证Overlay&50nm
答：曝光机要保证每层的图形之间对准精度&50nm. 它首先要有一个精准的激光工作台, 它把wafer移动到准确的位置. 再就是成像系统,它带来的图像变形&35nm.
在WAFER 上, 什幺叫一个Field?
答：光罩上图形成象在WAFER上, 最大只有26X33mm一块(这一块就叫一个Field),激光工作台把WAFER 移动一个Field的位置，再曝一次光，再移动再曝光。 直到覆盖整片WAFER。 所以，一片WAFER 上有约100左右Field.
什幺叫一个Die?
答：一个Die也叫一个C它是一个功能完整的芯片。 一个Field可包含多个D
为什幺曝光机的绰号是“印钞机”
答：曝光机 很贵；一天的折旧有3万-9万人民币之多;所以必须充份利用它的产能,它一天可产出1600片WAFER。
Track和Scanner内主要使用什幺手段传递Wafer：
答：机器人手臂(robot), Scanner 的ROBOT 有真空(VACCUM)来吸住WAFER. TRACK的ROBOT 设计独特, 用边缘HOLD WAFER.
可否用肉眼直接观察测量Scanner曝光光源输出的光
答：绝对禁止;强光对眼睛会有伤害
为什幺黄光区内只有Scanner应用Foundation(底座)
答：Scanner曝光对稳定性有极高要求(减震)
近代光刻技术分哪几个阶段?
答：从80’S 至今可分4阶段:它是由曝光光源波长划分的;高压水银灯的G-line(438nm), I-line(365nm); excimer laser KrF(248nm), ArF laser(193nm)
I-line scanner 的工作范围是多少?
答：CD &0.35um 以上的图层(LAYER)
KrF scanner 的工作范围是多少?
答：CD &0.13um 以上的图层(LAYER)
ArF scanner 的工作范围是多少?
答：CD &0.08um 以上的图层(LAYER)
什幺是DUV SCANNER
答：DUV SCANNER 是 指所用光源为Ｄeep Ultra Voliet, 超紫外线．即现用的248nm,193nm Scanner
Scanner在曝光中可以达到精确度宏观理解：
答：Scanner 是一个集机，光，电为一体的高精密机器；为控制iverlay&40nm,在曝光过程中，光罩和Wafer的运动要保持很高的同步性．在250nm/秒的扫描曝光时，两者同步位
置&10nm．相当于两架时速1000公里／小时的波音747飞机前后飞行，相距小于10微米
光罩的结构如何？
答：光罩是一块石英玻璃，它的一面镀有一层铬膜（不透光）．在制造光罩时，用电子束或激光在铬膜上写上电路图形（把部分铬膜刻掉，透光）．在距铬膜5mm 的地方覆盖一极薄的透明膜（叫pellicle），保护铬膜不受外界污染.
在超净室（cleanroom）为什幺不能携带普通纸
答：普通纸张是由大量短纤维压制而成，磨擦或撕割都会产生大量微小尘埃（particle）．进cleanroom 要带专用的Cleanroom Paper.
如何做CD 测量呢?
答：芯片(Wafer)被送进CD SEM 中. 电子束扫过光阻图形(Pattern).有光阻的地方和无光阻的地方产生的二次电子数量不同; 处理此信号可的图像.对图像进行测量得CD.
答：DOF 也叫Depth Of Focus, 与照相中所说的景深相似. 光罩上图形会在透镜的另一侧的某个平面成像, 我们称之为像平面(Image Plan), 只有将像平面与光阻平面重合(In Focus)才能印出清晰图形. 当离开一段距离后, 图像模糊. 这一可清晰成像的距离叫DOF
曝光显影后产生的光阻图形（Pattern）的作用是什幺？
答：曝光显影后产生的光阻图形有两个作用：一是作刻蚀的模板，未盖有光阻的地方与刻蚀气体反应，被吃掉．去除光阻后，就会有电路图形留在芯片上．另一作用是充当例子注入的模板．
光阻种类有多少？
答：光阻种类有很多．可根据它所适用的曝光波长分为I-line光阻,KrF光阻和ArF光阻
光阻层的厚度大约为多少？
答：光阻层的厚度与光阻种类有关．I-line光阻最厚，0.7um to 3um. KrF光阻0.4-0.9um. ArF光阻0.2-0.5um.
哪些因素影响光阻厚度？
答：光阻厚度与芯片（ＷＡＦＥＲ）的旋转速度有关，越快越薄，与光阻粘稠度有关．
哪些因素影响光阻厚度的均匀度？
答：光阻厚度均匀度与芯片（ＷＡＦＥＲ）的旋转加速度有关，越快越均匀，与旋转加减速的时间点有关．
当显影液或光阻不慎溅入眼睛中如何处理
答：大量清水冲洗眼睛，并查阅显影液的ＣＳＤＳ（Chemical Safety Data Sheet）,把它提供给医生，以协助治疗
根据工艺需求排气分几个系统?
答：分为一般排气（General）、酸性排气（Scrubbers）、碱性排气（Ammonia）和有机排气（Solvent） 四个系统。
高架 地板分有孔和无孔作用?
答：使循环空气能流通 ，不起尘，保证洁净房内的洁净度; 防静电；便于HOOK-UP。
离子发射系统作用
答：离子发射系统，防止静电
SMIC洁净等级区域划分
三亿文库包含各类专业文献、幼儿教育、小学教育、各类资格考试、生活休闲娱乐、高等教育、文学作品欣赏、行业资料、应用写作文书、半导体行业用语67等内容。　
　第1章 半导体用语 1.1 半导体用语 1.1.1 介绍半导体产业是一个高科技的领域...CURE 固化。 DEVICE 在半导体行业中特指的‘产品“。 “DE-IONIZED WATER“去... 　半导体行业的英文单词和术语_英语学习_外语学习_教育专区 暂无评价|0人阅读|0次下载|举报文档 半导体行业的英文单词和术语_英语学习_外语学习_教育专区。半导体行业... 　半导体专业术语_英语学习_外语学习_教育专区。半导体专业术语,词汇1...半导体制造行业专业术语 暂无评价 8页 免费 半导体专业术语 13页 免费 关于照明... 　半导体行业专业术语.txt 都是一个山的狐狸,你跟我讲什么聊斋,站在离你最近的地方,眺 望你对别人的微笑,即使心是百般的疼痛 只为把你的一举一动尽收眼底.... 　英语-半导体用语_其它语言学习_外语学习_教育专区。英语-半导体用语chip...每次看到的英语帖子都是些半导体以外的,我想我们论坛应该以半导体行业英语为主吧... 　完全纯的半 导体(称本征半导体)在室温下是不导电的。要使半导体导电,需要有意识地在纯半导体中 掺一些杂质。[1] 概念说明 完全纯的半导体(称本征半导体)在室温... 　半导体一些术语的中英文对照_信息与通信_工程科技_专业资料。半导体一些术语 半导体一些术语的中英文对照 离子注入机 ion implanter LSS 理论 Lindhand Scharff and ... 　半导体封装用语_其它语言学习_外语学习_教育专区。半导体 韩语半导体封装用语(QC ...由于本人尚属半导体行业新丁,有不足之处还望帮助指正
今日推荐 ... 　半导体专业术语英语_材料科学_工程科技_专业资料 暂无评价|0人阅读|0次下载|举报文档半导体专业术语英语_材料科学_工程科技_专业资料。1. acceptance testing (WAT:...君，已阅读到文档的结尾了呢~~
广告剩余8秒
文档加载中
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
半导体英语
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口半导体名词解释
半导体名词解释
很好的总结材料噢....对专业不怎对口，工作一年的我帮助很大。
何谓PIE?& PIE的主要工作是什幺?
答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善,
确保产品的良率（yield）稳定良好。
200mm，300mm Wafer 代表何意义?
答：8吋硅片(wafer)直径为 200mm , 直径为 300mm硅片即12吋.
目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采用多少mm的wafer工艺？
答：当前1~3厂为200mm(8英寸)的wafer,
工艺水平已达0.13um工艺。未来北京厂工艺wafer将使用300mm(12英寸)。
我们为何需要300mm?
答：wafer size 变大，单一wafer 上的芯片数(chip)变多，单位成本降低
&&& 200→300
面积增加2.25倍,芯片数目约增加2.5倍
所谓的0.13 um 的工艺能力(technology)代表的是什幺意义？
答：是指工厂的工艺能力可以达到0.13 um的栅极线宽。当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。
从0.35um-&0.25um-&0.18um-&0.15um-&0.13um
的technology改变又代表的是什幺意义？
答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从0.35um
-& 0.25um -& 0.18um&
-& 0.15um -& 0.13um
代表着每一个阶段工艺能力的提升。
一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓 N, P-type
答：N-type wafer 是指掺杂 negative元素(5价电荷元素，例如：P、As)的硅片, P-type 的wafer
是指掺杂 positive 元素(3价电荷元素, 例如：B、In)的硅片。
工厂中硅片（wafer）的制造过程可分哪几个工艺过程(module)？
答：主要有四个部分：DIFF（扩散）、TF(薄膜)、PHOTO（光刻）、ETCH（刻蚀）。其中DIFF又包括FURNACE(炉管)、WET(湿刻)、IMP(离子&&&&&&&&
注入)、RTP(快速热处理)。TF包括PVD(物理气相淀积)、CVD(化学气相淀积)
、CMP(化学机械研磨)。硅片的制造就是依据客户的要求，不断的在不同工艺过程（module）间重复进行的生产过程，最后再利用电性的测试，确保产品良好。
一般硅片的制造常以几P几M 及光罩层数(mask layer)来代表硅片工艺的时间长短，请问几P几M及光罩层数(mask
layer)代表什幺意义？
答：几P几M代表硅片的制造有几层的Poly(多晶硅)和几层的metal(金属导线).一般0.15um 的逻辑产品为1P6M(
1层的Poly和6层的metal)。而
光罩层数（mask layer）代表硅片的制造必需经过几次的PHOTO（光刻）.
10.&&&&&&&
Wafer下线的第一道步骤是形成start oxide 和zero layer? 其中start oxide
的目的是为何？
答：①不希望有机成分的光刻胶直接碰触Si 表面。
②在laser刻号过程中,亦可避免被产生的粉尘污染。
11.&&&&&&&
为何需要zero layer?
答：芯片的工艺由许多不同层次堆栈而成的, 各层次之间以zero layer当做对准的基准。
12.&&&&&&&
Laser mark是什幺用途? Wafer ID 又代表什幺意义?
答：Laser mark 是用来刻wafer ID, Wafer ID
就如同硅片的身份证一样,一个ID代表一片硅片的身份。
13.&&&&&&&
一般硅片的制造(wafer process)过程包含哪些主要部分？
答：①前段（frontend）-元器件(device)的制造过程。
②后段（backend）-金属导线的连接及护层（passivation）
14.&&&&&&&
前段（frontend）的工艺大致可区分为那些部份?
答：①STI的形成(定义AA区域及器件间的隔离)
②阱区离子注入（well implant）用以调整电性
③栅极(poly gate)的形成
④源/漏极（source/drain）的形成
⑤硅化物(salicide)的形成
15.&&&&&&&
STI 是什幺的缩写? 为何需要STI?
答：STI: Shallow Trench Isolation(浅沟道隔离)，STI可以当做两个组件（device）间的阻隔,
避免两个组件间的短路.
16.&&&&&&&
AA 是哪两个字的缩写? 简单说明 AA 的用途?
答：Active Area,
即有源区，是用来建立晶体管主体的位置所在，在其上形成源、漏和栅极。两个AA区之间便是以STI来做隔离的。
17.&&&&&&&
在STI的刻蚀工艺过程中，要注意哪些工艺参数？
答：①STI etch（刻蚀）的角度；
②STI etch 的深度；
③STI etch 后的CD尺寸大小控制。
(CD control, CD=critical dimension)
18.&&&&&&&
在STI 的形成步骤中有一道liner oxide（线形氧化层）, liner oxide 的特性功能为何？
答：Liner oxide 为1100C, 120 min 高温炉管形成的氧化层，其功能为：
①修补进STI etch 造成的基材损伤；
②将STI etch 造成的etch 尖角给于圆化( corner rounding)。
19.&&&&&&&
一般的阱区离子注入调整电性可分为那三道步骤? 功能为何？
答：阱区离子注入调整是利用离子注入的方法在硅片上形成所需要的组件电子特性，一般包含下面几道步骤：
①Well Implant ：形成N,P 阱区；
②Channel Implant：防止源/漏极间的漏电；
③Vt Implant：调整Vt（阈值电压）。
20.&&&&&&&
一般的离子注入层次（Implant layer）工艺制造可分为那几道步骤?
答：一般包含下面几道步骤：
①光刻(Photo)及图形的形成；
②离子注入调整；
③离子注入完后的ash (plasma(等离子体)清洗)
④光刻胶去除（PR strip）
21.&&&&&&&
Poly（多晶硅）栅极形成的步骤大致可分为那些?
答：①Gate oxide(栅极氧化层)的沉积；
②Poly film的沉积及SiON(在光刻中作为抗反射层的物质)的沉积）；
③Poly 图形的形成(Photo)；
④Poly及SiON的Etch；
⑤Etch完后的ash( plasma(等离子体)清洗)及光刻胶去除（PR strip）；
⑥Poly的Re-oxidation（二次氧化）。
22.&&&&&&&
Poly（多晶硅）栅极的刻蚀(etch)要注意哪些地方？
答：①Poly 的CD(尺寸大小控制；
②避免Gate oxie 被蚀刻掉，造成基材（substrate）受损.
23.&&&&&&&
何谓 Gate oxide (栅极氧化层)?
答：用来当器件的介电层，利用不同厚度的 gate oxide
,可调节栅极电压对不同器件进行开关
24.&&&&&&&
源/漏极(source/drain)的形成步骤可分为那些?
答：①LDD的离子注入（Implant）；
②Spacer的形成；
③N+/P+IMP高浓度源/漏极(S/D)注入及快速热处理(RTA：Rapid Thermal&
25.&&&&&&&
LDD是什幺的缩写? 用途为何?
答：LDD: Lightly Doped Drain. LDD是使用较低浓度的源/漏极,
以防止组件产生热载子效应的一项工艺。
26.&&&&&&&
何谓 Hot carrier effect (热载流子效应)?
答：在线寛小于0.5um以下时, 因为源/漏极间的高浓度所产生的高电场,导致载流子在移动时被加速产生热载子效应,
此热载子效应会对gate oxide造成破坏, 造成组件损伤。
27.&&&&&&&
何谓Spacer? Spacer蚀刻时要注意哪些地方？
答：在栅极(Poly)的两旁用dielectric（介电质）形成的侧壁，主要由Ox/SiN/Ox组成。蚀刻spacer
时要注意其CD大小，profile(剖面轮廓)，及remain oxide(残留氧化层的厚度)
28.&&&&&&&
Spacer的主要功能?
答：①使高浓度的源/漏极与栅极间产生一段LDD区域;
&&& ②作为Contact
Etch时栅极的保护层。
29.&&&&&&&
为何在离子注入后, 需要热处理( Thermal Anneal)的工艺?
答：①为恢复经离子注入后造成的芯片表面损伤;
②使注入离子扩散至适当的深度;
③使注入离子移动到适当的晶格位置。
30.&&&&&&&
SAB是什幺的缩写? 目的为何？
答：SAB：Salicide block, 用于保护硅片表面，在RPO (Resist Protect
Oxide)& 的保护下硅片不与其它Ti, Co形成硅化物(salicide)
31.&&&&&&&
简单说明SAB工艺的流层中要注意哪些?
答：①SAB
光刻后（photo），刻蚀后(etch)的图案（特别是小块区域）。要确定有完整的包覆（block）住必需被包覆（block）的地方。
②remain oxide (残留氧化层的厚度)。
32.&&&&&&&
何谓硅化物( salicide)?
答：Si 与 Ti 或 Co 形成 TiSix 或 CoSix, 一般来说是用来降低接触电阻值（Rs, Rc）。
33.&&&&&&&
硅化物(salicide)的形成步骤主要可分为哪些?
答：①Co(或Ti)+TiN的沉积；
②第一次RTA（快速热处理）来形成Salicide。
③将未反应的Co(Ti)以化学酸去除。
④第二次RTA& (用来形成Ti的晶相转化, 降低其阻值)。
34.&&&&&&&
MOS器件的主要特性是什幺？
答：它主要是通过栅极电压（Vg）来控制源，漏极(S/D)之间电流，实现其开关特性。
35.&&&&&&&
我们一般用哪些参数来评价device的特性？
答：主要有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、Rc；一般要求Idsat、Vbk
(breakdown)值尽量大， Ioff、Rc尽量小，Vt、Rs尽量接近设计值.
36.&&&&&&&
什幺是Idsat?Idsat 代表什幺意义？
答：饱和电流。也就是在栅压(Vg)一定时，源/漏(Source/Drain)之间流动的最大电流.
37.&&&&&&&
在工艺制作过程中哪些工艺可以影响到Idsat?
答：Poly CD(多晶硅尺寸)、Gate oxide Thk(栅氧化层厚度)、AA(有源区)宽度、Vt imp.条件、LDD
imp.条件、N+/P+ imp. 条件。
38.&&&&&&&
什幺是Vt? Vt 代表什幺意义？
答：阈值电压（Threshold
Voltage），就是产生强反转所需的最小电压。当栅极电压Vg&Vt时,
MOS处于关的状态，而Vg〉=Vt时，源/漏之间便产生导电沟道，MOS处于开的状态。
39.&&&&&&&
在工艺制作过程中哪些工艺可以影响到Vt?
答：Poly CD、Gate oxide Thk. (栅氧化层厚度)、AA(有源区)宽度及Vt imp.条件。
40.&&&&&&&
什幺是Ioff? Ioff小有什幺好处
答：关态电流，Vg=0时的源、漏级之间的电流，一般要求此电流值越小越好。Ioff越小, 表示栅极的控制能力愈好,
可以避免不必要的漏电流(省电)。
41.&&&&&&&
什幺是 device breakdown voltage?
答：指崩溃电压（击穿电压），在
Vg=Vs=0时，Vd所能承受的最大电压，当Vd大于此电压时，源、漏之间形成导电沟道而不受栅压的影响。在器件越做越小的情况下，这种情形会将会越来越严重。
42.&&&&&&&
何谓ILD? IMD? 其目的为何？
答： ILD ：Inter Layer Dielectric, 是用来做device 与 第一层metal
的隔离（isolation），而IMD：Inter Metal Dielectric，是用来做metal 与 metal
的隔离（isolation）.要注意ILD及IMD在CMP后的厚度控制。
43.&&&&&&&
一般介电层ILD的形成由那些层次组成？
答：① SiON层沉积(用来避免上层B,P渗入器件)；
② BPSG（掺有硼、磷的硅玻璃）层沉积；
③ PETEOS（等离子体增强正硅酸乙脂）层沉积；
最后再经ILD Oxide CMP(SiO2的化学机械研磨)来做平坦化。
44.&&&&&&&
一般介电层IMD的形成由那些层次组成？
答：① SRO层沉积(用来避免上层的氟离子往下渗入器件)；
② HDP-FSG（掺有氟离子的硅玻璃）层沉积;
③ PE-FSG（等离子体增强,掺有氟离子的硅玻璃）层沉积；
使用FSG的目的是用来降低dielectric k值, 减低金属层间的寄生电容。
最后再经IMD Oxide CMP(SiO2的化学机械研磨)来做平坦化。
45.&&&&&&&
简单说明Contact(CT)的形成步骤有那些?
答：Contact是指器件与金属线连接部分，分布在poly、AA上。
① Contact的Photo（光刻）；
② Contact的Etch及光刻胶去除(ash & PR strip)；
③ Glue layer（粘合层）的沉积；
④ CVD W（钨）的沉积
⑤ W-CMP 。
46.&&&&&&&
Glue layer（粘合层）的沉积所处的位置、成分、薄膜沉积方法是什幺？
答：因为W较难附着在Salicide上,所以必须先沉积只Glue layer再沉积W
Glue layer是为了增强粘合性而加入的一层。主要在salicide与W(CT)、W(VIA)与metal之间,
其成分为Ti和TiN,& 分别采用PVD 和CVD方式制作。
47.&&&&&&&
为何各金属层之间的连接大多都是采用CVD的W-plug(钨插塞)?
答：① 因为W有较低的电阻；
&&& ② W有较佳的step
coverage(阶梯覆盖能力)。
48.&&&&&&&
一般金属层(metal layer)的形成工艺是采用哪种方式?大致可分为那些步骤?
答：① PVD (物理气相淀积) Metal film 沉积
② 光刻(Photo)及图形的形成；
③ Metal film etch
及plasma(等离子体)清洗（此步驺为连序工艺，在同一个机台内完成，其目的在避免金属腐蚀）
④ Solvent光刻胶去除。
49.&&&&&&&
Top metal和inter metal的厚度，线宽有何不同?
答：Top metal通常要比inter metal厚得多，0.18um工艺中inter metal为4KA,而top
metal要8KA.主要是因为top metal直接与外部电路相接，所承受负载较大。一般top metal 的线宽也比 inter
metal宽些。
50.&&&&&&&
在量测Contact /Via（是指metal与metal之间的连接）的接触窗开的好不好时,
我们是利用什幺电性参数来得知的?
答：通过Contact 或Via的 Rc值，Rc值越高，代表接触窗的电阻越大, 一般来说我们希望Rc 是越小越好的。
51.&&&&&&&
什幺是Rc? Rc代表什幺意义？
答：接触窗电阻，具体指金属和半导体（contact）或金属和金属(via)，在相接触时在节处所形成的电阻，一般要求此电阻越小越好。
52.&&&&&&&
影响Contact (CT) Rc的主要原因可能有哪些?
答：①ILD CMP 的厚度是否异常；
②CT 的CD大小；
③CT 的刻蚀过程是否正常；
④接触底材的质量或浓度（Salicide，non-salicide)；
⑤CT的glue layer（粘合层）形成；
⑥CT的W-plug。
53.&&&&&&&
在量测Poly/metal导线的特性时, 是利用什幺电性参数得知?
答：可由电性量测所得的spacing & Rs 值来表现导线是否异常。
54.&&&&&&&
什幺是spacing?如何量测?
答：在电性测量中，给一条线(poly or
metal)加一定电压，测量与此线相邻但不相交的另外一线的电流，此电流越小越好。当电流偏大时代表导线间可能发生短路的现象。
55.&&&&&&&
什幺是 Rs?
答：片电阻（单位面积、单位长度的电阻），用来量测导线的导电情况如何。一般可以量测的为 AA(N+,P+), poly
56.&&&&&&&
影响Rs有那些工艺?
答：① 导线line（AA, poly & metal）的尺寸大小。(CD=critical
dimension)
② 导线line（poly & metal）的厚度。
③ 导线line& (AA, poly & metal)
的本身电导性。（在AA, poly line 时可能为注入离子的剂量有关）
57.&&&&&&&
一般护层的结构是由哪三层组成?
答：① HDP Oxide(高浓度等离子体二氧化硅)
② SRO Oxide（Silicon rich oxygen富氧二氧化硅）
③ SiN Oxide
58.&&&&&&&
护层的功能是什幺?
答：使用oxide或SiN层, 用来保护下层的线路，以避免与外界的水汽、空气相接触而造成电路损害。
59.&&&&&&&
Alloy 的目的为何?
答：① Release 各层间的stress（应力），形成良好的层与层之间的接触面
② 降低层与层接触面之间的电阻。
60.&&&&&&&
工艺流程结束后有一步骤为WAT，其目的为何?
答：WAT(wafer acceptance test),
是在工艺流程结束后对芯片做的电性测量，用来检验各段工艺流程是否符合标准。（前段所讲电学参数Idsat, Ioff, Vt,
Vbk(breakdown), Rs, Rc就是在此步骤完成）
61.&&&&&&&
WAT电性测试的主要项目有那些?
答：① 器件特性测试；
② Contact resistant (Rc)；
③ Sheet resistant (Rs)；
④ Break down test；
⑤ 电容测试；
⑥ Isolation (spacing test)。
62.&&&&&&&
什么是WAT Watch系统? 它有什么功能?
答：Watch系统提供PIE工程师一个工具, 来针对不同WAT测试项目,设置不同的栏住产品及发出Warning警告标准,
能使PIE工程师早期发现工艺上的问题。
63.&&&&&&&
什么是PCM SPEC?
答：PCM (Process control monitor)
SPEC广义而言是指芯片制造过程中所有工艺量测项目的规格,狭义而言则是指WAT测试参数的规格。
64.&&&&&&&
当WAT量测到异常是要如何处理?
答：① 查看WAT机台是否异常,若有则重测之
② 利用手动机台Double confirm
③ 检查产品是在工艺流程制作上是否有异常记录
④ 切片检查
65.&&&&&&&
什么是EN? EN有何功能或用途?
答：由CE发出,详记关于某一产品的相关信息(包括Technology ID, Reticle and some split
condition ETC….) 或是客户要求的事项 (包括HOLD, Split, Bank, Run to complete,
Package….), 根据EN提供信息我们才可以建立Process flow及处理此产品的相关动作。
66.&&&&&&&
PIE工程师每天来公司需要Check哪些项目(开门五件事)?
答：① Check MES系统, 察看自己Lot情况
② 处理in line hold lot.(defect, process, WAT)
③ 分析汇总相关产品in line数据.(raw data & SPC)
④ 分析汇总相关产品CP test结果
⑤ 参加晨会, 汇报相关产品信息
67.&&&&&&&
WAT工程师每天来公司需要Check哪些项目(开门五件事)?
答：① 检查WAT机台Status
② 检查及处理WAT hold lot
③ 检查前一天的retest wafer及量测是否有异常
④ 是否有新产品要到WAT
⑤ 交接事项
68.&&&&&&&
BR工程师每天来公司需要Check哪些项目(开门五件事)?
答：① Pass down
② Review urgent case status
③ Check MES issues which reported by module and line
④ Review documentation
⑤ Review task status
69.&&&&&&&
ROM是什幺的缩写?
答：ROM: Read only memory唯读存储器
70.&&&&&&&
答：Yield Enhancement 良率改善
71.&&&&&&&
YE在FAB中所扮演的角色？
答：针对工艺中产生缺陷的成因进行追踪，数据收集与分析，改善评估等工作。进而与相关工程部门工程师合作提出改善方案并作效果评估。
72.&&&&&&&
YE工程师的主要任务？
答：① 降低突发性异常状况。(Excursion reduction)
② 改善常态性缺陷状况。(Base line defect improvement)
73.&&&&&&&
如何reduce excursion?
答：有效监控各生产机台及工艺上的缺陷现况, defect level异常升高时迅速予以查明，并协助异常排除与防止再发。
74.&&&&&&&
如何improve base line defect?
答：藉由分析产品失效或线上缺陷监控等资料，而发掘重点改善目标。持续不断推动机台与工艺缺陷改善活动，降低defect
level使产品良率于稳定中不断提升
75.&&&&&&&
YE 工程师的主要工作内容？
答：① 负责生产过程中异常缺陷事故的追查分析及改善工作的调查与推动。
② 评估并建立各项缺陷监控(monitor)与分析系统。
③ 开发并建立有效率的缺陷工程系统，提升缺陷分析与改善的能力。
④ 协助module建立off-line defect monitor system, 以有效反应生产机台状况。
76.&&&&&&&
何谓Defect?
答：Wafer上存在的有形污染与不完美，包括
&&& ①
Wafer上的物理性异物（如：微尘，工艺残留物，不正常反应生成物）。
② 化学性污染（如：残留化学药品，有机溶剂）。
③ 图案缺陷（如：Photo或etch造成的异常成象，机械性刮伤变形，厚度不均匀造成的颜色异常）。
④ Wafer本身或制造过程中引起的晶格缺陷。
77.&&&&&&&
Defect的来源？
答：① 素材本身：包括wafer,气体，纯水，化学药品。
② 外在环境：包含洁净室，传送系统与程序。
③ 操作人员：包含无尘衣，手套。
④ 设备零件老化与制程反应中所产生的副生成物。
78.&&&&&&&
Defect的种类依掉落位置区分可分为?
答：① Random defect : defect分布很散乱
② cluster defect : defect集中在某一区域
③ Repeating defect : defect重复出现在同一区域
79.&&&&&&&
依对良率的影响Defect可分为?
答：① Killer defect =&对良率有影响
② Non-Killer defect =&不会对良率造成影响
③ Nuisance defect =&因颜色异常或film
grain造成的defect,对良率亦无影响
80.&&&&&&&
YE一般的工作流程?
答：① Inspection tool扫描wafer
② 将defect data传至YMS
③ 检查defect增加数是否超出规格
④ 若超出规格则将wafer送到review station review
&&& ⑤
确认defect来源并通知相关单位一同解决
81.&&&&&&&
YE是利用何种方法找出缺陷(defect)?
答：缺陷扫描机 (defect inspection tool)以图像比对的方式来找出defect.并产出defect result
82.&&&&&&&
Defect result file包含那些信息?
答：① Defect大小
② 位置,坐标
③ Defect map
83.&&&&&&&
Defect Inspection tool 有哪些型式？
答：Bright field & Dark Field
84.&&&&&&&
何谓 Bright field?
答：接收反射光讯号的缺陷扫描机
85.&&&&&&&
何谓 Dark field?
答：接收散射光讯号的缺陷扫描机
86.&&&&&&&
Bright field 与 Dark field 何者扫描速度较快?
答：Dark field
87.&&&&&&&
Bright field 与 Dark field 何者灵敏度较好?
答：Bright field
88.&&&&&&&
Review tool 有哪几种？
答：Optical review tool 和 SEM review tool.
89.&&&&&&&
何为optical review tool?
答：接收光学信号的optical microscope. 分辨率较差,但速度较快,使用较方便
90.&&&&&&&
何为SEM review tool?
答：SEM (scanning electron microscope) review tool 接收电子信号.
分辨率较高但速度慢,可分析defect成分,并可旋转或倾斜defect来做分析
91.&&&&&&&
Review Station的作用?
答：藉由 review station我们可将 Inspection tool
扫描到的defect加以分类,并做成分析,利于寻找defect来源
92.&&&&&&&
YMS为何缩写?
答：Yield Management System
93.&&&&&&&
YMS有何功能?
答：① 将inspection tool产生的defect result file传至review station
&&& ② 回收review
station分类后的资料
&&& ③
储存defect影像
94.&&&&&&&
何谓Sampling plan?
答：即为采样频率,包含:
①&&&&&&&
那些站点要Scan
② 每隔多少Lot要扫1个Lot
③ 每个Lot要扫几片Wafer
④ 每片Wafer要扫多少区域
95.&&&&&&&
如何决定那些产品需要scan?
答：① 现阶段最具代表性的工艺技术。
② 有持续大量订单的产品。
96.&&&&&&&
选择监测站点的考虑为何？
答：① 以Zone partition的观念，两个监测站点不可相隔太多工艺的步骤。
② 由yield loss analysis手法找出对良率影响最大的站点。
③ 容易作线上缺陷分析的站点。
97.&&&&&&&
何谓Zone partition
答：将工艺划分成数个区段，以利辨认缺陷来源。
98.&&&&&&&
Zone partition的做法？
答：① 应用各检察点既有的资料可初步判断工艺中缺陷主要的分布情况。
② 应用既有的缺陷资料及defect review档案可初步辨认异常缺陷发生的工艺站点。
③ 利用工程实验经由较细的Zone partition可辨认缺陷发生的确切站点或机台
99.&&&&&&&
何谓yield loss analysis?
答：收集并分析各工艺区间所产生的缺陷对产品良率的影响以决定改善良率的可能途径。
100.&&&&&&&
yield loss analysis的功能为何？
答：① 找出对良率影响最大的工艺步骤。
② 经由killing ratio的计算来找出对良率影响最大的缺陷种类。
③ 评估现阶段可达成的最高良率。
101.&&&&&&&
如何计算killing ratio?
答：藉由defect map与yield
map的迭图与公式的运算，可算出某种缺陷对良率的杀伤力。
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。