如何最大限度减少线缆设计中的串扰 - Analog 技术纷纭谈 - 博客文章 - 德州仪器在线技术支持社区
如何最大限度减少线缆设计中的串扰
如何最大限度减少线缆设计中的串扰
& 德州仪器
最近在做一个项目时，我不得不对几组电子电线进行重新布线，让它们远离越野车的发电机，因为电容耦合产生的噪声可从发电机进入电线。这个项目让我想起了在通过电线、带状线缆或板对板连接器路由相互之间相邻信号时所遇到的类似情况。
正如采用绝缘体隔离的任何其它导体一样，任何相邻布线的两条电线都会在其之间产生电容。根据所用的线规和绝缘体材料，大部分标准带状线缆及电线会在电线之间产生 10 至 50 pF/ft 的电容，如下图 1 所示。
图 1. 带状线缆中相邻电线间的电容
由于信号会相互干扰，两条信号线之间的电容会引起信号延迟、噪声耦合或瞬态电压。
图 2 是电缆电容在通用双线开漏通信总线中引起大量瞬态电压的实例。右图是&开始&命令与左图前几个时钟脉冲的放大图。
图 2. 带状线缆的电容耦合
使用三英尺长的线缆路由两个相邻通信信号时，会出现图 2 中的结果。这会导致两个信号间的电容超过 50pF。
由于该电容的存在，在一个信号产生变化时，可导致另一个信号产生电压瞬变。其产生的原因是，当一个信号电平发生变化时线缆电容需要瞬态电流在信号间流动。
静态信号上出现的瞬态电压强度取决于线缆电感以及信号驱动器提供所需瞬态电流的能力。在这种情况下，由于耦合引起的瞬态电压非常高，超过了可导致数据损坏的逻辑电平阀值，因此通信无法成功进行。
在信号间安放一根或多根 GND 线，会减少其间的电容，如图 3 所示。这种方法可降低信号间的电容，但同时会导致来自每个信号的 GND 电容。GND 电容会引起信号延迟与数字边界环绕，但只要影响不太严重，通常不会导致通信故障。
图 3. 采用 GND 分离信号
图 4 显示了在我对其进行修改 & 在信号线之间添加两个 GND 信号后的通信信号效果。改动后信号间电容降至约 10pF。这样，瞬态电压得到了显著降低，通信获得了成功。
图 4. 通过降低电容实现成功的通信
总之，在设计线缆、电线以及 PCB 路由设计方案时要注意杂散电容耦合的影响。在需要较长线缆的应用中，应选择电容较低的线缆，并通常需要在两个可能相互耦合的信号间加入一个或多个 ac GND 信号。
如果您希望更深入地了解该主题，敬请查看下列更多参考信息：
《》应用手册；
《》《模拟应用期刊》文章；
《》应用报告；
《》应用报告；
《》应用报告。
阅读原文, 请参见:
以往的经验，减少串扰有几种办法：1，增加信号路径之间的间距，一般间距为线宽的3倍以上，串扰可以减少70%以上；2，使耦合长度尽量短，越长影响越大；3，减小信号路径的特性阻抗；4，使用介电常数较低的叠层。暂时了解的就这么多，本帖对串扰进行如此紧密的试验而得出的结论是我们值得学习和借鉴的
这种方式和多层pcb设计同理，用电源或地层达到屏蔽作用，但是线缆还可以考虑自身的屏蔽能力，如使用带有屏蔽设计的线缆等。图中的GND电缆不知道是什么意思，同样的电缆接地？如果是这样，为什么不换用屏蔽电缆呢？
EMI个非常令人头疼，却又是每个工程师是不得不面对的问题，在这方面，理论性的系统性的只是尚不够完善，很多问题都是依靠工程师已有的技术经验解决，或者直接采用屏蔽等非常手段，建议同时也希望德州仪器能在这方面做出傲人的成绩，静候佳音！
在设计线缆、电线以及 PCB 路由设计方案时要注意杂散电容耦合的影响。在需要较长线缆的应用中，应选择电容较低的线缆，并通常需要在两个可能相互耦合的信号间加入一个或多个 ac GND 信号。
有些疑问？电容较低的电缆该如何确定，如何定义，如何选择，还有这种电缆是通直流还是交流的？寄生的电容是要滤什么波的，是差模还是共模那？
解决串扰的最好办法就是屏蔽它，因为参考点怎么选，最后还是会有电容存在的，尽可能减小的话就只有
增大两线的间距，不过这样一来，板子的利用率就会降下来，所以应该权衡利弊吧。此贴是在联系实际工程背景下
写出的，对我们很有指导意义。
信号线间的相互干扰主要会引起信号延迟、噪声耦合或瞬态电压，其表现形式就是以电容的形式引起信号线中高低电平的变化，从而造成通讯的准确性降低；在信号线之间增加地线的办法是非常好的，这就是说让信号线都同时对地产生一个对地电容的，但是相对之间该电容的影响就可以忽略不计的了。。
像RS485总线通讯就是很好的例子，，该通讯时就是需要做一个信号隔离处理，其机理同上边是一致的
一般低频设计中不太考虑串扰的问题，在进行高频设计时就要格外的用心了，没别的办法，严格遵守PCB的布局布线规约呗，什么3W法则之类的，在安全可靠的基础上最大限度的减少线间距，总之鱼和熊掌不可兼得，有时候如果空间足够，成本要求不高的时候可以适当加入一些共模电感之类的
解决串扰的最好办法就是设法屏蔽它，因为参考点怎么选，最后还是会有电容存在的，尽可能减小的话就只有增大间距使耦合长度尽量短，严格遵守PCB的布局布线规约呗，什么3W法则之类的，在安全可靠的基础上最大限度的减少线间距，总之鱼和熊掌不可兼得不过这样一来，所以应该权衡利弊吧。
导线引起的通讯不畅也遇到过，特别是距离交流电比较近时，外露的线束尽量用金属编制网加屏蔽，最好用屏蔽线。现在做设计时需要外引的数字信号基本都是用差分线，如RS485或以太网，抗干扰能力还是还是很强的；模拟信号如作者所说，基本都是一根信号加一根地线。
电缆是比较重要。除了你上面说的，个人补充下，如有错误请指正：
1、接插件的选取，线和PCB设计再好，接插件不好，会从接插件接点处引入干扰；
2、尽量缩短电缆的长度；
3、最好加屏蔽；
4、电缆接头的制作，最好使用专用的工具，接头处容易引入干扰；
减少串扰：1,增加信号路径之间的间距，一般间距为线宽的3倍以上，串扰可以减少70%以上使耦合长度尽量短，越长影响越大2,减小信号路径的特性阻抗3,使用介电常数较低的叠层。暂时了解的就这么多设计线缆、电线以及 PCB 路由设计方案时要注意杂散电容耦合的影响。4,在需要较长线缆的应用中，应选择电容较低的线缆，并通常需要在两个可能相互耦合的信号间加入一个或多个 ac GND 信号|||||||||||
您现在的位置：&&
关注复杂设计中的信号完整性
摘要：在SoC设计中，信号之间的耦合作用会产生信号完整性问题，忽视信号完整性问题可能导致信号之间产生串扰，可靠性、可制造性和系统性能也会降低，本文介绍在ASIC芯片设计中解决信号完整性问题的方法。 对于ASIC(专用集成电路)的设计来说，由于标准单元的应用、开发周期更短以及单元之间更宽松的保护区隔等原因，造成了标准单元性能的浪费。因此，高端ASIC芯片设计的关键是确保用较短的开发时间交付高性能的芯片。 随着工艺技术的发展，导致信号串扰的机会增加了。金属布线层数持续增加：从0.35um工艺的4层或者5层增加到0.13um工艺中的超过7层金属布线层。随着布线层数的增加，相邻的沟道也会增加。另外，目前复杂设计中的电路门数的剧增使得更多、更长的互连线成为必要。长线上的会增加，而越来越细的金属线同样也会导致的增加，这是因为互连线的横断面减小的缘故。即使采用现有的铜线互连工艺也并不能够解决这方面的问题，仅仅只是延缓了解决问题的时间。 很明显，这些相邻信号线之间的影响支配着设计的决策，而且要求采用与过去不同的、更加精确的模型。一个信号对另一个信号的影响与信号之间的相对相位有关。对相位一致的信号来说，在0.5mm长的信号线上连接着小接收器和发送器的受害网络会被加速30%。而对于1mm长的信号线来说，受害网络则会被加速40%。对相位相反的信号来说，在0.5mm长的信号线上连接着小接收器和发送器的受害网络会减速70%，而当信号线长度为1mm时，信号的减速则会超过100%。 解决信号串扰问题的一种方法是增加金属信号线之间的间距。加倍信号线的间距，就可以将0.5mm信号线上的信号串扰由70%减小到20%。而长的信号线(1mm信号线)上的干扰也会从100%降低到40%。然而，信号之间的串扰依然存在，而且依靠加倍金属线间距来减小信号之间串扰的方法会增加芯片面积并加大布线的难度。 采取屏蔽措施 解决上述问题的另外一种办法就是采取屏蔽措施。在信号线的两边加上或者地线，信号串扰就会极大地减小。在系统中加入屏蔽措施的同时还要求所有的元具有良好的旁路，同时应该确保和地应该尽可能“干净”。事实上，从面积的角度来看这种解决方案比加倍金属线间距的办法还要糟糕，这是因为在这种情况下信号线的间距是最小线间距的4倍，所以，这种将地线间隔排列的方法会使布线的复杂度提高一个数量级。 然而对于有的信号线来说屏蔽的方法可能更合适，例如时钟线具有非常高的速度并且最大的驱动器和缓冲器都连接在这样的信号线上。锁相环技术可以补偿驱动器和缓冲器上额外的信号延时。合适的布局布线确保时钟信号周围形成一个隔离的环境，从而将时钟信号对数据信号的干扰减到最小。 在这种方法中，设计工程师采用提取和分析工具来检测那些容易出现信号完整性问题的区域，然后选择其中的一些区域并解决这方面的问题。如果存在问题的信号线相互隔离，重新布线就能解决问题。比较简单的做法是改变驱动器大小并且在受害网络上增加缓冲器。 逻辑综合过程总是根据线上负载的近似估算值来选择合适的驱动器。一般来说，逻辑综合总是选择更强的驱动器来实现预期负载的过度补偿。然而在物理设计完成之前负载实际上是不可知的，并且与预期的负载情况相比，实际负载可能会在-70%到+200%的范围内变化。最坏的一种情况可能是短线上过大的驱动器紧接一条负载很轻的长线。 驱动器问题的一种解决方法是用缓冲器来分割长线。这样可以减小线的长度和耦合，同样还可以将缓冲器输入端的负载降低到单个负载的水平。这种技术确保在缓冲器布局布线过程中做较小的改动就可以确保底层规划和优化的实施。 在设计流程中加入静态时序分析步骤可以处理噪声和延迟问题。这样做的目的是将解决串扰和时序的步骤集成到一个流程里。首先这些工具提取布局布线后的寄生参数。其次，根据提取的负载模型在不考虑任何串扰影响的情况下计算出信号延时。这些提取的延时接下来会标注到设计里并且使用静态时序分析工具来判定不正确的时序。在得到时序窗口的第一次近似结果之后，设计工程师加入因为串扰而导致的延时并且检查时序是否会超出分配的时序窗口。完整的设计流程要求实施三次静态时序分析。 可靠性和可制造性 今天业界的趋势是芯片门数持续增加，并且芯片的性能也随着特征尺寸的缩小而提升。摩尔定理表明每18个月时钟速度以及电路门数都翻番。为了维持设计中的安全工作极限，工艺技术的不断精细要求电压必须相应降低。与此同时，每个电路门上的功耗也在降低。电压的降低以及每个门上功耗的降低而导致的功耗改变总是跟不上门数的增加以及时钟频率的提升。 例如在新一代的工艺技术中，高性能的处理器在1.8V的电压的情况下规划功耗为300W。ASIC芯片的平均规模将达到3千4百万门，时钟频率也会超过450MHz。下一代ASIC芯片的电流将远远高于现有芯片。与0.35um工艺中相同的ASIC设计相比，0.18umASIC芯片的功耗会超出6倍，而电流强度则更会超出10倍。 功耗和电流的增加会导致电子的迁移。高功耗单向网络上由于电流的流动会存在金属的迁移，尤其是当电流流过信号线拐弯处或流入狭小的空间时尤其如此。双向电流流过的信号线上高阻处的自热现象同样也会引起迁移问题。 芯片特征尺寸的缩小同时也要求栅氧化区尺寸相应缩小。开关电路中的高电位的区域可以捕获栅氧化区中的电子。氧化区的破坏以及由此导致的相应门栅阈值的改变是一个累计的过程，该过程同开关频率有关并取决于信号的转换速率。 如果开关频率维持在一个安全的限定之下，可以预测出的正常工作寿命。然而，面临的挑战是开发一种全新的方法在安全极限之上控制频率或者转换速率所对应的热电子效应。用户必须完全刻画出这些效应的特征。首先，他们必须仿真内部标准单元电路的瞬态条件。然后他们必须对受电流密度限制下的仿真结果和实际硅片结构的测试结果进行比较，最后，他们需要创建能够精确反映实际和工艺技术的模型。 电路分析遵循一些不同的方法，而所有这些方法都要求计算实际的开关频率。解决问题的一种方法是以特征模型为基础来仿真所有电路准确的响应。另一种方法是开发概率模型来严格逼近硅结构中的实际行为。 要解决金属迁移和热电子注入相关的问题，第一种方法是在长线上插入缓冲器，这些长线通常具有更高的电流和更快的信号开关速度。需要强调的是，如果缓冲器速度大小刚好低于驱动器，这种方法就能降低信号线上的负载，并且降低信号的转换速率。另外一种可能的解决方法就是改变驱动器和接收器单元。 天线效应和噪声 金属层上的等离子蚀刻工艺会迫使电荷聚集在IC的栅上。越来越小的栅区面积和不断增加的互连信号线长度的比率将导致容性分压，从而进一步损伤，这是一个累积的过程。最小化这种天线效应的基本方法是限制金属区域面积和周长的比例，并限制栅区面积和周长的比值。采用这样的规则可以减少电荷的聚集和转移过程。 另外一种可选的策略就是使用一种依靠天线补偿布线规则的布线工具。这样就可以防止或者最小化天线电流，然而这种方法的代价是导致芯片面积更大。另外还有一种可能的方法就是将长的天线连接到扩散区上，并且由扩散来实现电荷到其它区域的转移(如衬底)。最后，插入缓冲器还可以减小线的长度并且插入扩散(P型或者N型输出沟道)来作为到或者地的通路。 功耗和电流的增加也会带来其它的问题。大电流会导致线上产生电压降，因而当电流流经非零的网络时，会产生IR压降，因而使到达栅上的电压减小。 减小网络上的方法受到芯片面积和布线阻塞的制约。在物理验证阶段进行提取和分析需要一种复杂的、覆盖全芯片的仿真和分析过程，这包括瞬态过程、电感以及效应的仿真和分析。 然而，在布局布线完成之后，很少或者几乎没有可能解决上述问题，因而情况就会更糟。解决功耗问题最好的方法是在设计的早期阶段甚至在RTL设计阶段就对设计规划和实现策略进行认真研究。RTL高度精确的功耗分析必须同逻辑和物理实现联系起来，才能确保最终设计的质量。 下一代设计工具 要解决上述问题，整个设计过程还需要进一步升级以成为一整套能够考虑多种不同效应和设计评估的工具集。工具要具备传递智能化数据的能力，例如，新出现的支持数学模型的先进的库格式(ALF)标准可以传递多种属性而不需要修改原有的计算和数据格式。对新的高度复杂和要求严格的设计来说，都需要在设计流程的早期阶段规划解决问题的方案，因为此时的修正才最有效。设计、验证、布局布线和最后的物理验证之间的链接都需要一致的交换数据，而不需要修改数据或进行额外的计算。 采用ALF，用户可以产生测试向量来检查功耗和电子的迁移，与此同时还可以测试芯片的功能。测试向量可以使用提取出来的芯片数据的概率参照来保证必要的精度。采用这样的方法可以仔细地考察整个设计流程，在设计早期寄存器级设计过程中，工程师通过仔细的规划、底层规划以及功耗分析可以实现信号串扰的最小化。为设计的某些部分开发的异步时钟驱动器将降低整个芯片的并发开关功率浪涌，与此同时可以降低噪声和网络上的IR压降。 遗憾的是，现有的商业软件工具对下一代产品设计的应用价值非常有限。 尽管大多数的ASIC厂商都有其内部的工具开发小组，而这些开发部门的主要工作是将一些单独的工具集成为一个完整的流程，并且为这些工具设计一些自动化的运行环境使得这些工具能够根据自动脚本来运行。由于现有的商业软件工具不能解决设计面临的问题，在不久的将来我们会看到这种由ASIC厂商内部开发的设计工具的数量会持续增加。 然而，ASIC厂商开发的工具所存在的问题在于，这些工具同商用软件工具相比需要更多的支持和培训，因为ASIC厂商内部的工具开发人员并不负责使工具具备易用和易维护的特性。他们仅仅是努力为内部的用户--也就是设计工程师小组--面临的一些关键问题提供快速的解决方法。
全年征稿 / 资讯合作联系邮箱：
凡本网注明"来源：中国智能制造网"的所有作品，版权均属于中国智能制造网，转载请必须注明中国智能制造网，。违反者本网将追究相关法律责任。
企业发布的公司新闻、技术文章、资料下载等内容，如涉及侵权、违规遭投诉的，一律由发布企业自行承担责任，本网有权删除内容并追溯责任。
本网转载并注明自其它来源的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品来源，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
周排行月排行
日，机器视觉领导品牌——微链科技有限公司惊艳
像深圳中舟智能科技有限公司这般有着铁杵磨针之志的企业，固
近日，江淮汽车铸造区内一台崭新的砂型3D打印机开始打印试块
针对如何策划并执行RFID标签的过程，有专家列出了5项注意事
日前，瑞士一组研究人员使用3D打印技术开发了“Envirobot”
日前，美国大气研究中心和大气研究所的科学家共同设计和创建
日前，美国密歇根大学的研究人员开发出一种新的3D打印技术，
决胜“工业4.0”，网宇实体系统(CPS)、大数据、高级机器人、
自万达以26亿美元的价格全资收购AMC之后，就受到了多方质疑
各大互联网公司先后进入VR领域，宣布要生产硬件设备、打造影
无论是德国提出的工业4.0.还是美国提出的工业互联网，以及中
近日，阿里巴巴集团发布全新的AliOS品牌及口号：驱动万物智
日前，瑞士一组研究人员使用3D打印技术开发了“Envirobot”
日前，美国密歇根大学的研究人员开发出一种新的3D打印技术，
虚拟现实应用正在加速向生产和生活领域渗透。据GfK数据显示
决胜“工业4.0”，网宇实体系统(CPS)、大数据、高级机器人、
共享经济在出行领域的两个代表性产品滴滴打车与摩拜单车的运
市场研究机构Canalys数据显示，截至今年第二季度，亚马逊在
2017年《亚洲品牌500强》排行榜28日在香港揭晓，共有20个国
近年来，受到人力成本和人口结构的影响，亚洲地区机器人产业
自万达以26亿美元的价格全资收购AMC之后，就受到了多方质疑
意大利时间日，埃夫特智能装备股份有限公司收购
到2020年，基本建成国家车联网产业标准体系。这一通知的发布
历时4年的建造，丹麦当地时间9月28日，一栋占地1.2万平方米
div深圳是全球最大的制作业基地之一，聚集了众多高新科技产品制造企业串扰现象,最全面的串扰现象文章 - 电子工程世界网
在电子工程世界为您找到如下关于“串扰现象”的新闻
串扰现象资料下载
!超深亚微米工艺下!线间串扰是导致电路故障的主要原因之一\\\"尽管可能导致故障的线间串扰的数量巨大!但真正会引起故障的线间串扰却相对较少\\\"因此!如果能在对电路验证或测试前进行静态定时分析!找出那些导致电路故障的线间串扰!则可以有效提高测试生成效率!并降低测试成本\\\"基于此目的!文章在静态定时分析中引入对线间串扰现象的分析!在线时延模型的基础上使用重叠跳变对故障模型!只需要求出与...
仪器之间的联线除了稳压电源输出线，其它的信号线要求使用屏蔽导线，而且要尽量短，尽量做到不交叉，以免引起信号的串扰和寄生振荡。例如在图1-1所示的仪器布置中，（a）、(c)的布置和连线是正确的，（b）的连线过长，（d）连线有交叉，这两种情况都是不妥当的。&图 A-1 仪器的布置和连线1.6电子测量仪器的接地电子测量仪器的接地有两层意义，一是以保障操作者人身安全为目的的安全接地，二是以保证...
。高速系统存在的主要问题是噪音的产生，高频能够 辐射并造成干扰，相应的快速边沿速率可能会产生振荡、反射和串扰现象，如果 不能及时检查出来，这种噪音可能会大大地降低系统的性能。 本文对利用 PC 板布局实现高速系统的设计进行了概述，主要内容包括： 电源分布系统及其对供膳寄宿处产生的影响； 传输线路以及相关的设计规则； 串扰的产生和消除； 电磁干扰1. 电源分布电源分布网络是高速电路板设计中最...
pcb生产中影响手机发射功率的因素及对策专题报告Ｐ Ｃ Ｂ 生产中影响手机发射功率的因素及对策汕头 超声印 制板公司 摘 罗 加 薛新奎要 ：手机板装配上元器件后，由于 各种原因 导致手机的 发射功率降 低， 使得 传输信号的 　　　　　　　　　　 衰减或遗失， 有串信、 千扰、 杂音等现 象的出现。 这与线路 设 　　　　　　　　　　 计布线方式、 线路 板...
signal_信号完整性中的反射问题原理作者：靳冶 2008 年 06 月摘要：信号完整性，即信号在信号线上的质量，指的是因数字信号的模拟特性而产生的 任何影响信号传输的现象。在如此高的传输速率下，由信号走线的细微疏忽而产生的延 时、接口等问题不仅在一条线上产生影响，还会将串扰加在邻近信号线甚至邻进的电路...
，平行线间的cross-talking(串扰)效应更容易发生。3， 随着时钟频率增加，时钟信号上升沿日趋陡峭，这对导线的长度和阻抗匹配提出了更高的要求。当信号线的长度超过一定数值，导致电信号再起上的传播延迟时间大于信号本身的变化周期的时候，信号线须当作传输线来看待，须在其始端和（或）终端采取一定的阻抗匹配措施，以遏制可能产生的反射、振铃等现象的产生。关于传输线理论和相关的计算，请参考相关专业文献...
信号走线之间的串扰：当一根导线的自感增大后，会将其相邻信号线周围的……...
FiberCable)是一种光纤/同轴混合网。近来，OFDM被应用到有线电视网中，在干线上采用光纤传输，而用户分配网络仍然使用同轴电缆。这种光电混合传输方式，提高了图像质量，并且可以传到很远的地方，扩大了有线电视的使用范围。 5、移动通信 在移动通信信道中，由多径传播造成的时延扩展在城市地区大致为几微秒至数十微秒，这会带来码间串扰，恶化系统性能。近年来，国外已有人研究采用多载波并传...
确保信号完整性的电路板设计准则确保信号完整性的电路板设计准则信号完整性(SI)问题解决得越早，设计的效率就越高，从而可避免在电路板设计完成之后才增加端接器件。SI 设 计规划的工具和资源不少，本文探索信号完整性的核心议题以及解决 SI 问题的几种方法，在此忽略设计过程的 技术细节。 SI问题的提出 设计前的准备工作 电路板的层叠 串扰和阻抗...
电源完整性理论基础 电源完整性理论基础:随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(power integrity)。其实，PI和SI是紧密联系在一起的，只是以往的EDA...
串扰现象相关帖子
& && & 1、可能的状况降落低信号沿的变换速率
  满足设计标准的同时尽量选择慢速的器件，通常在器件选型的时分。并且防止不同品种的信号混合运用，由于快速变换的信号对慢变换的信号有潜在串扰风险。
  2、采用屏蔽措施
  包地会招致布线量增加，线路板为高速信号提供包地是处理...
也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz 以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的...
太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。
　　2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。
　　3.当心晶振和地的走线
　　4.将晶振外壳接地
　　如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪.
　　当波形出现...
、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。
　　2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。
　　3.当心晶振和地的走线
　　4.将晶振外壳接地
　　如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪.
　　当波形出现削峰,畸变时,可增加...
-30db，在匹配上没太有思路，请问您用的晶体滤波器型号能告诉下吗？还有做匹配有什么需要注意的吗？万分感谢 楼主威武 我们现在遇到的一个问题是，当AM信号的载波是300MHz,本振源输出310.7MHz时，混频器的输出有失真，有低频噪声叠加，使AM包络周期变长。更奇怪的是，将AM信号关闭，本振源继续输出，混频器居然还有信号！我们现在考虑是有混频器输入间的串扰，但是其他频率点没有，很是郁闷...
问：讲座上的材料多是电源干扰问题，能否介绍板上高频信号布局（Layout）时要注意的问题以及数字信号对模拟信号的影响问题？
答：数字信号对模拟信号的干扰主要是串扰，在布局时模拟器件应尽量远离高速数字器件，高速数字信号尽量远离模拟部分，并且应保证它们不穿越模拟地平面。
问：能否介绍PCB布线对模拟信号失真和串音的影响，如何降低和克服？
答：有2个方面，1. 模拟信号与模拟信号之间的...
跳线法接到下一层），最后再回到当前层。这种方法通过改变金属布线的层次来解决天线效应，但是同时增加了通孔，由于通孔的电阻很大，会直接影响到芯片的时序和串扰问题，所以在使用此方法时要严格控制布线层次变化和通孔的数量。　　在版图设计中，向上跳线法用的较多，此法的原理是：考虑当前金属层对栅极的天线效应时，上一层金属还不存在，通过跳线，减小存在天线效应的导体面积来消除天线效应。现代的多层金属布线工艺，在低层...
的产生不是直接的(通过导体、公共阻抗耦合等)，就是间接的(通过串扰或辐射耦合)。电磁干扰的产生是通过导体和通过辐射，很多电磁发射源，如光照、继电器、DC电机和日光灯都可引起干扰;AC电源线、互连电缆、金属电缆和子系统的内部电路也都可能产生辐射或接收到不希望的信号。在高速单片机系统中，时钟电路通常是宽带噪声的最大产生源，这些电路可产生高达300 MHz的谐波失真，在系统中应该把它们去掉。另外，在...
网络模块：1、采用打线式设计，稳定可靠，快捷。
& & 2、金针采用镀锡与镀金设计，能够保证水晶头与插座良好的接触。
& & 3、所有性能参数，近端串扰（next），衷减（attenuation），回程损耗（balance）都超过了ansi/tia/eta规定的五类连接标准。
& & 8线式网络插座模块，全金属化簧片结构、模块化...
产品介绍及特点：1、采用打线式设计，稳定可靠，快捷。& & 2、金针采用镀锡与镀金设计，能够保证水晶头与插座良好的接触。& & 3、所有性能参数，近端串扰（next），衷减（attenuation），回程损耗（balance）都超过了ansi/tia/eta规定的五类连接标准。& & 8线式网络插座模块，全金属化簧片结构、模块化设计...
串扰现象视频
你可能感兴趣的标签
热门资源推荐