计算机组成原理
适用课程:&计算机组成原理(b0121103),计算机组成设计(b0122154)【访问量：119209】
&&&&&&&&&&&&&&&&&
4.1 &1MlDRAM8ms
1MlDRAM10241024(10241024),20485128ms / 512 = 15.62515.62528ms(8ms)9A8~A0RAS#=LWE#=H ()
4.2 &16k8DRAM64K32
4,64k32&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
4.3& 2032&
&2 512k8SRAM
122032 / 8 = 4MB
&& 24MB / 512k8 = 8,21MB, 4MB4
&& 321MB, 4MB42
4.4. RAM20
15124RAM16KB
210241RAM128KB
32K4RAM64KB
464K1RAM256KB
&&&&& &1) 16KB/5124=64
2) 128KB/1K1=1024
3) 64KB/2K4=64
4) 256KB/64K1=32
4.5 51244KB4KB
:& 4KB/ 5124b= 1616
&&&&&&&& 9
&&&&&&& 4KB12
每个存储芯片只有1条数据线D，8个存储芯片的数据线分别同CPU的数据线D0～D7相连，CPU发出16位地址，同时选中8个存储片的同一地址单元，各提供1位数据，形成1个字节的信息供CPU读写（这就是“位扩展”）;
同样，每个存储芯片只有2条数据线D1,D0，4个存储芯片的数据线分别同CPU的数据线D0D1，D2D3，D4D5，和D6D7相连，CPU发出16位地址，同时选中4个存储片的同一地址单元，各提供2位数据，形成1个字节的信息供CPU读写;
每个存储芯片各有4条数据线D3,D2,D1,D0，2个存储芯片的数据线分别同CPU的数据线D3D2D1D0，和D6D7D4D5，相连，CPU发出16位地址，同时选中1个存储片的同一地址单元，各提供4位数据，形成1个字节的信息供CPU读写。
这都是“位扩展”。
每个存储芯片提供字信息，设字信息为8位，每个芯片可提供64K×8位——64K字，8个存储芯片构成8×64K字，把存储字从64K字扩展为512K字。这就是“字扩展”。
4.7 16k8SRAM64K16
4.8& 8184K4SRAM
118218B=512KB
&&&&&& 512KB / 32K8 = 16
232K8 / 4K4 = 16
31616 = 256
&&& 256RAM
&&&&&&&& 16 = 2n& n = 4
&&&&&&&& CPU42-4
49 32K8128K1616
① 该存储体需要多少块32K8存储芯片；
② 该存储体的地址总线和数据总线各是多少位。
1128K16 / 32K8 =42
2该存储体的地址总线为17位;
&&&& 该存储体的数据总线为16位
CacheCache-Cache-
4118KBCache3232MBCache432
2ABCDEF16Cache
= 32MB / 8KB = 4K,& 12
= 8KB / 44B = 512 ,& 9
= 432 / 8 = 16 , 4 ()
( 2 ) ABCDEF16
&&&& 0 00 11 (25)
&&&& Cache 0 11DEF16
412 &Cache432,4096,64K:
（1）Cache
(1) Cache&&&&&&&&&&&&&&&&&&&&&&
(2) 64K / 4=16K
Cache4096 / 4 =1024
413& 2MB32Cache512
(1) Cache1
&& 2MB, 2132219
= 2MB / 5124B = 1024, 10
= 512 / 1 = 512, 9
&& ,0(1), 2(4B)
&&& (2) Cache8
2MB, 2132219
= 2MB / 5124B = 1024, 10
= 512 / 8 =64 ,& 6
&& ,3(8), 2(4B)
414& 16KBCache32256MBCache432
(2) ABCDE8F16cache()
(1) 256MB,28
= 256MB / 16K =16K, 14
= 16KB / 44B =1024, 10
&&&&&&& 24
CacheIndexCache
&(2) ABCDE8F16
&&&&& 00 11 1111 (28)
&&&& 00 11
&&&& 01 &&&&
Cache01 11
415 Cache-8Cache4
10,1,2,5,4,6,4,7,1,2,4,1,3,7,2,CacheCache
h =4 / 15 =0.267
416 Cache6444096128
(1) 4096------12, 128------7, 19
&&&&&& Cache 64------6, 128------7, 13
/ Cache = 4096 / 64 =64 (6)
= 64 / 4 =16 (4)&
&&&&&& 4 (2)
&&&&&& 7(128)
&&& &6位&&&&&&&&&&&&&&&&&&&&&&&&&& &6位&&&&&&&&&&&&&&&&&&&& & 2位& &&&&&&&&&&&&&&&&&&&& &&&&&&&& 7位
417 16KB 4Cache32Cache432
2ABCDE8F816Cache
(1) Cache16kb14; 42;4,2;32(4),2
(2)3232-14 = 18
&&&&&&&&& Cache10
418& ”Cache-”8(0~7)Cache4(0~3)2LRU()
3124137012546472,Cache
(2) 01Cache01;
&& 23Cache23;
&& 45Cache01;
&& 67Cache23;
6.7.9.10.11.12.14.15
Cache3,Cache
H = 3 / 15 = 0.2
419Cache8Cache0.90Cache
Ta = 0.1 Tm +0.9Tm / 8 = 0.2125
1 / 0.2125 = 4.706 3.706
420 325-1CPU2
(1) 000,01011010101101;
(2) 100,10000001000000;
421 8102445-24096
&&&&&&&&&& 1024 / 1024 =4-------0
&&&&&&&&&& 402
&&& 2102410,4096 =& 1 002
&&&&&&&&&&& 4 = 100,
00 2,102, 002
422 8102445-2()
& &&&& &&7800
&&& (2)& 0------0
&&&&&&&& 3728------3
&&&&&&&& 1023------1
&&&&&&&& 1024------0
&&&&&&&& 7800------7
&&&&&&&& 4096------0
423& 4MB1GB4KB
&&&& 1GB = 230&&&&&
&&&&&&&& 4MB =222&&&&&&&& & = 22
&&&&&&&& 4MB4KB 4MB /4KB = 1024
&&&&&&& 1GB256*1024
= 218 &=256K
424& 1MB32Cache512Cache
(1) Cache1
&& 1MB, 2032218
=1MB / 5124B = 512,& 9
= 512 / 1 = 512, 9
&& ,0(1), 2(4B)
&&& &&&&&&&&&&&&&&&&&&&& &&&9& &&&&&&&&&&& &&& &&&&9&&& &&&&&& &&&&&&&& && &2&&&&&&&&&&
&&&&&&&&& Cache
&&&&&&&&&&&&&&& &&&&&&&&& & 9 &&&&&&&&&&&&&& &&& &2&&&&
&&& (2) Cache8
1MB, 2032218
= 1MB / 5124B = 512, 9
= 512 / 8 =64 ,& 6
&& ,3(8), 2(4B)
&&&&&&&&&&&&&&&&&&&&&&& && 9& &&&&&&&&&& &&&& &&&6&& &&&&&&& &&&&& && &&&&&5&&&&&&&&&&
&&&&&&&&& Cache
&&&&&&&&&&&&&&&&&&&&&&&& & 6&&&& &&&&& &&&&&&& &&& &&5&&&&
42 1,0(1), 2(4B)
Cache5121Cache5124Cache128.
9号72---0(1), 2(4B)
&&&&&&&&&&&&&&&&&&&&& &&& &9&& &&&&&&& &&&& & && &7&&&&&&&&&&& &&&& &&& && 2&&&&&&&&&& &&&&& &&&&& & 2
&&&&&&&&& Cache
&&&&&&&&&&&&&&&&&&&&&& &&&7&&&&&&&&&&&&&&& &&& &&& &2&&&&&&&&&&&&& &&&&& & && 2
425 Cache416409664K
Cache40961613Cache416 10241032(4), 1)
&& 64K1617161
= 64K/ 4096= 16,&& 4
&&&&&&&&&&&&&&&&&&&&&&&&&&4&&&&& &&&& &&&& & && &10& &&&&&& &&& &&& && &&&&3&&&&&&&&&&
&&&&&&&&&&&&&&&&&&&&&&&& &&10&&&&&&&&&&&&&&&&&&&& & 3&&&&&&&&&&
2& 16,Cache10君，已阅读到文档的结尾了呢~~
4)用16K×16位的SRAM芯片构成64K×32位的存储器.要求画出该存储器的组成逻辑框图.5)设有一个具有20位地址和32位字长的存储器,问:...
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
1)用16k8位的SRAM芯片构成64K16位的存储器
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口无标题文档
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　
　　　　　　　　
二. 填空题
1.汉字的______、______、______是计算机用于汉字输入、内部处理、输出三种不同用途的编码。
补码表示法主要利于计算，移码表示法利于计算。
第2 页，共 2页
主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中G=______。
运算器的两个主要功能是：______，______。
存储______并按______顺序执行，这是冯?诺依曼型计算机的工作原理。
存储器的技术指标有存储容量、存取时间、______和______。
指令寻址的基本方式有两种，______方式和______方式。
计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用：______传送、______传送和______传送。
9. 一个定点数由______和______两部分组成。
10. 目前的CPU包括______、______和Cache.
计算机软件一般分为两大类：一类叫______，另一类叫______，操作系统属于
______ 类。
12. 计算机系统总线根据所连的部件不同，可分为，。
13. 双端口存储器和多模块交叉存储器属于______存储器结构。前者采用______技术，后者采用______技术。
14. 堆栈是一种特殊的数据寻址方式，它采用______原理。按结构不同，分为______堆栈和______堆栈。
15. 计算机的______是计算机______结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。
16. 按照总线仲裁电路的位置不同，可分为______仲裁和______仲裁。
17. 寄存器直接寻址操作数在中；寄存器间接寻址操作数在中。
18．在计算机中，时序信号的作用是。
19. 完整的计算机系统包括______；在计算机中用二进制的理由是______。
20. 汉字的______、______、______是计算机用于汉字输入、内部处理、输出三种不同
用途的编码。
21. 计算机的存贮系统是，在取指周期，从内存取出的指令送往______。
22. 主存储器的性能指标主要是______、______、存储周期和存储器带宽。
23. 条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于______类指令，这类指令在指令格式中所表示的地址不是______的地址，而是______的地址。
24. 从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，______，______。
25. RISC的中文含义是______，CISC的中文含义是______。
26. 输入/输出设备的编址方式有和。
接内存访问（DMA）方式中，DMA控制器从CPU完全接管对______的控制，数据交换不经过CPU,而直接在内存和______之间进行。
28．外围设备主要可以分为和。
29.从显示的内容分，显示器主要有种；LED表示。
30. CPU响应中断时，保护现场两个关键的硬件状态是，。
31.CPU能直接访问______和______，但不能直接访问磁盘和光盘。
32.指令格式是指令用______表示的结构形式,通常格式中由操作码字段和______字段组成。
33.主存储器的性能指标主要是存储容量、存取时间、______和______。
34.CPU中的PSW寄存器的标志位OF受运算指令影响，当产生溢出时，将OF位置为。
35.存储器和CPU连接时，要完成______的连接；______的连接和______的连接，
方能正常工作。
36 DMA技术的出现使得可以通过直接访问；与此同时，CPU可以继续执行其它任务。
37. 闪速存储器能提供高性能、低功耗、高可靠性以及______能力，因此作为______
用于便携式电脑中。
38. 寻址方式按操作数的物理位置不同，多使用______型和______型，前者比后者执行速度快。
39. 堆栈是一种特殊的______寻址方式，它采用______原理。按构造不同，分为寄存器堆栈和______堆栈。
40. 当今的CPU芯片除了包括定点运算器和控制器外，还包括______、______、运算器和______管理等部件。
41. 奔腾CPU中L2级cache的内容是______的子集，而______内容又是L2级cache的子集。
42. 为了解决多个______同时竞争总线______，必须具有______部件。
43.I/O接口______和串行I/O接口______是两个目前最发展前景的标准接口。
44．（＝（）8＝（　　）16＝（　　）10
45．在计算机系统中，多个系统部件之间信息传送的公共通路称为A.______。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、B.______、C.______信息。
46．当今的CPU芯片，除了包括定点运算器和控制器外，还包括A______，B______
运算器和C______管理等部件。
47. 硬布线控制器的设计方法是：先设计A______流程图，再利用B______写出综合
逻辑表达式，然后用C______等逻辑电路实现。
48．CPU中，保存当前正在执行的指令的寄存器为A______，保存当前正在执行的指令的地址的寄存器为B______，保存CPU访存地址的寄存器为C______。
49．计算机系统中的存储器分为A______和B______。在CPU执行程序时，必须将指
令存放在C______中。
50．闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B____
__体系结构带来巨大变化，因此作为C______用于便携式电脑中。
51．指令操作码字段表征指令的A.______，而地址码字段指示B.______。微小型机多采用C.______混合方式的指令格式。
三. 简答题
计算机主要有哪几个子系统组成？主机与外围设备的连接方式主要有哪些？
什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系？
请说明Cache物理位置与作用 ？
4.RISC的主要特点。
5.什么是刷新存储器？其存储容量与什么因素有关？
6.指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。
7.什么是存储保护？通常采用什么方法？
8. 什么是RISC？RISC指令系统的特点是什么？
9. 说明计算机系统的层次结构。
10.请说明指令周期、机器周期、时钟周期之间的关系。
11.简要描述外设进行DMA操作的过程及DMA方式的主要优点。
12.请说明程序查询方式与中断方式各自的特点。
13.说明微程序的基本原理以及微命令、微指令和微程序间的关系。
14.简述CPU的主要功能。
15.外围设备的I/O控制方式分哪几类？各具什么特点？
16.什么是指令周期？什么是机器周期？什么是时钟周期？三者有什么关系？
17.什么是闪速存储器？它有哪些特点？
18.说明总线结构对计算机系统性能的影响。
19.什么是CISC？CISC指令系统的特点是什么？
20.指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还
21．静态存储器和动态存储器各用什么来存储信息？为什么称为“静态”存储器？分
别分析的优缺点
22．分析总线的定义,并简述PC机中主要的总线标准和特点.
23．在寄存器―寄存器型，寄存器―存储器型和存储器―存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？
24．什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？
25．CPU中有哪些主要寄存器？简述这些寄存器的功能。
26．什么叫指令？什么叫微指令？
27．画出中断处理过程的流程图。
28. 中断处理过程包括哪些操作步骤？
29. 简要描述外设进行DMA操作的过程及DMA方式的主要优点。
30.举出CPU中6个主要寄存器的名称及功能。
31. CPU响应中断应具备哪些条件？
32. 指令和数据均放在内存中，CPU如何从时间和空间上区分是指令还是数据？
33.在计算机中，CPU管理外围设备有几种方式？
34. 分析中断优先权的原理和结构的实现。
四. 应用题
求十进制数-113的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。
已知X=0.1011，Y=-0.0101，求X+Y=?，X-Y=?
机器数字长为8位（含1位符号位），当X= -127（十进制）时，其对应的二
进制表示，(X)反、(X)补、(X)移分别是多少？
4. 已知 X = -0.01111,Y = +0.11001, 计算：
[X]补，[-X]补，[Y]补，[-Y]补，X+Y=?，X-Y=?
5. 数字长8位（含1位符号位），若机器数为81（十六进制），分别求出它的原
码、补码、反码和移码是多少？
6.画出单机系统中采用的三种总线结构。
7.画出中断处理过程流程图。
8.已知某8位机的主存采用半导体存储器，地址码为16位，采用4K×4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：
若每个模块条为32K×8位，共需几个模块条？
每个模块条内有多少片RAM芯片?
主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？
9.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。
10. 有32片256K（1bit）的RAM存储器，问：
(1)可构成字长为32bit存储器容量为多大？
(2)该存储器需要多少字节地址？
(3)画出与CPU连接图，标明主要连线或信号。
11.16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。
12.说明在计算机系统中，中断的定义以及主要处理步骤，并举出三种中断向量产生的方法。
13. 设[X]补 = X0.X1X2…Xn，求证： [X/2]补 = X0.X0X1X2…Xn。
14.某加法器进位链小组信号为C4C3C2C1,低位来的进位信号为C0，请按串行进位方式写出C4C3C2C1的逻辑表达式。
15.存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期τ = 50ns。问该存储器的带宽是多少？
16.指令格式结构如下所示，试分析指令格式特点。
17． 用24k*4位/片的RAM芯片构成一个8KB的存储器，地址总线为A15-A0（低位），数据总线D7（高位）-D0（低位），WE*控制读写。请写出片选逻辑式，画出芯片级逻辑图，注明各信号线。
18．某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。
(1)．地址线和数据线各有多少根？
(2)．共用多少这种芯片？
(3)．画出其组成框图,并正确标出各信号线。
19．用16K×16位的DRAM芯片构成64K×32位存储器。问需要多少个这样的DRAM芯片？画出该存储器的组成逻辑框图。
20．举例说明存储器堆栈的原理及入栈、出栈的过程。
21．设有一个具有20位地址和32位字长的存储器，问：
(1)该存储器能存储多少个字节的信息？
(2)如果存储器由512k×8位的SRAM 芯片组成，需多少片？
(3)需多少位地址作芯片选择？
22．CPU响应中断应具备哪些条件？画出中断处理过程流程图。
23．求证：[X]补+ [Y ]补= [ X +Y ]补
24．总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出
读数据的时序图来说明。
25.单级中断中，采用串行排队链法来实现具有公共请求线的中断优先级识别，请画出中断向量为三个设备的判优识别逻辑图。
26.如图是某SRAM的写入时序图，其中R/是读写命令控制线，R/线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中写入时序的错误，并画出正确的写入时序图。
27.用512K*16位的FLASH存储器芯片组成一个2M*32的半导体只读存储器，试问：
1）数据寄存器多少位？
2）地址寄存器多少位？
3）共需要多少个这样的器件？
4）画出此存储器的组成框图.
28. CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
(1)标明图中四个寄存器的名称。
(2)简述指令从主存取到控制器的数据通路。
(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。
　　　　　　　　　　
Copyright ?
计算机应用教研室
　　　　　　　　 Design by【图文】组成原理课后习题答案_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
组成原理课后习题答案
大小：620.00KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢