74HC(T)160——可预置同步BCD十进制计数器；异步复位_IC应用
您好！欢迎来到捷配电子市场网
当前位置：&&&&&&&&74HC(T)160——可预置同步BCD十进制计数器；异步复位
74HC(T)160——可预置同步BCD十进制计数器；异步复位
发布时间： 15:46:31 | 阅读：5938
特性同步计数和加载可实现n位级联的两个计数使能输入正沿触发的时钟异步重置输出能力：标准ICC类别：MSI描述74HC/HCT160是高速硅栅CMOS器件，与低功耗肖特基TTL (LSTTL)针脚兼容。该类器件的规格符合JEDEC标准no. 7A
特性同步计数和加载可实现n位级联的两个计数使能输入正沿触发的时钟异步重置输出能力：标准ICC类别：MSI描述74HC/HCT160是高速硅栅CMOS器件，与低功耗肖特基TTL (LSTTL)针脚兼容。该类器件的规格符合JEDEC标准no. 7A。74HC/HCT160是同步可预设十进制计数器，具有内部前视进位且可用于高速计数。通过在时钟(CP)的正边沿上同步所有触发器时钟提供同步操作。计数器的输出（Q0至Q3）可预设为高电平或低电平。并行使能输入(PE)处的低电平可禁用计数操作并使数据输入（D0至D3）上的数据加载到时钟正边沿上的计数器中（只要符合PE的设置和保持时间要求）。无论计数使能输入（CEP和CET）上的电平如何都会发生预设。主复位输入(MR)处的低电平会将所有四个触发器（Q0至Q3）输出设置为低电平，而无论CP、PE、CET和CEP输入上的电平如何（从而提供了异步清零功能）。前视进位可简化计数器的串行级联。两个计数使能输入（CEP和CET）必须为高电平才能进行计数。CET输入经前馈后可使能终端计数输出(TC)。因此而被使能的TC输出会产生一个高电平输出脉冲，其持续时间约等于Q0的高电平输出。该脉冲可用于使能下一个级联级。级联计数器的最大时钟频率由CP至TC的传播延迟和CEP至CP的设置时间确定，计算公式如下：fmax= (1) / (tP (max)（CP至TC） + tSU（CEP至CP） )应用电视机家庭音响多媒体系统所有市电馈电音频系统车载音频（增强器）&用Verilog设计同步可预置数的4位BCD计数器_百度知道
用Verilog设计同步可预置数的4位BCD计数器
我有更好的答案
parameter Num=4'bXXXX;
//预置数值always @(posedge clk or negedge rst_n)
if(!rst_n) begin
qian&=Num/1000; bai&=Num/100%10; shi&=Num/10%10; ge&=Num%10;i&=4'd0; end
0:if(C1=T100MS)
//100MS计数加一，定时部分这里没写
begin ge&=ge+1'b1;i&=i+1'b1;end
else i&=i+1'b1;
1:if(ge&4'd9) begin ge&=4'd0;shi&=shi+1'b1;i&=i+1'b1;end
else i&=i+1'b1; 2:if(bai&4'd9) begin bai&=4'd0;qian&=qian+1'b1;i&=i+1'b1;end
else i&=i+1'b1; 3:if(qian&4'd9) begin qian&=4'd0;i&=i+1'b1;end
else i&=i+1'b1;
4:begin i&=4'd0; end
endcaseassign cnt={qian,bai,shi,ge};
采纳率：19%
为您推荐：
其他类似问题
计数器的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。“慢校时”是用手动产生单脉冲作校时脉冲
时间： 16:04:14
1.概况&&&&1.1钟表的发展史&&&&钟表是用来纪录时间的一种仪器。有关钟表的发展历史，大致可以分为三个演变阶段，那就是：一、从大型钟向小型钟演变。二、从小型钟向袋表过渡。三、从袋表向腕表发展。每一阶段的发展都和当时的技术相关联。三千多年前，我国祖先最早发明了用土和石片刻制成的“土圭”与“日规”两种计时器，成为世界上最早发明计时器的国家之一。到了铜器时代，计时器又有了新的发展，用青铜制的“漏壶”取代了“土圭”与“日规”。东汉元初四年张衡发明了世界第一架“水运浑象”，此后唐高僧一行等人又在此基础上借鉴改进发明了“水运浑天仪”、“水运仪象台”。至元明之时，计时器摆脱了天文仪器的结构形式，得到了突破性的新发展。元初郭守敬、明初詹希元创制了“大明灯漏”与“五轮沙漏”，采用机机械结构，并增添盘、针来指示时间，其机械的先进性便明显地显示出来，时间性电益见准确。公元1088年，当时我国宋朝的科学家苏颂和韩工廉等人制造了水运仪象台，它是把浑仪、浑象和机械计时器组合起来的装置。由此，我国著名的钟表大师、古钟表收藏家矫大羽先生提出了“中国人开创钟表史”的观点。14世纪在欧洲的英、法等国的高大建筑物上出现了报时钟。15世纪末、16世纪初出现了铁制发条，为钟的小型化创造了条件。1583年，意大利人伽利略建立了著名的等时性理论，也就是钟摆的理论基础。1656年，荷兰的科学家惠更斯应用伽利略的理论设计了钟摆，第二年，在他的指导下年轻钟匠S.Coster制造成功了第一个摆钟。1675年，他又用游丝取代了原始的钟摆，这样就形成了以发条为动力、以游丝为调速机构的小型钟，同时也为制造便于携带的袋表提供了条件。18世纪期间发明了各种各样的擒纵机构，为袋表的进一步产生与发展奠定了基础。19世纪后半叶,在一些女性的手镯上装上了小袋表,作为装饰品。那时人们只是把它看成是一件首饰，还没有完全认识到它的实用价值。直到人类历史进入20世纪，随着钟表制作工艺水平的提高以及科技和文明的巨大变革，才使得腕表地位的确立有了可能。20世纪初，护士为了掌握时间就把小袋表挂在胸前，人们已经很注重它的实用性，要求方便、准确、耐用。尤其是第一次世界大战的爆发，袋表已经不能适应作战军人的需要，腕表的生产成为大势所趋。1926年，劳力士表厂制成了完全防水的手表表壳，获得专利并命名为oyster，第二年，一位勇敢的英国女性MercedesGleitze佩带着这种表完成了个人游泳横渡英伦海峡的壮举。这一事件也成为钟表历史上的重要转折点。从那以后，许多新的设计和技术也被应用在腕表上，腕表的年代也随之到来！今天电子手表以电池为能源的优越性代替发条上弦的机械手表流行。说到电子表，根据结构形式与发明的先后，电子表分为四代。第一代是摆轮游丝电子手表，是以摆轮游丝作为振荡器，以微型电池为能&&&&&&&&源，通过电子线路驱动摆轮工作。第二代是音叉电子手表，是以金属音叉作为振荡器，用电子线路输出脉冲电流，使机械音叉振动。第三代是指针式石英电子手表，是利用石英谐振器作为振荡器，通过电子分频器后驱动步进马达带动轮系和指针。第四代是数字式石英电子表，它也是采用石英谐振器作为振荡器，不同的是它经过分频、计数和译码后利用显示器件以数字的形式来显示时间。前三代电子手表均带有传统的机械指针机构，而第四代采用大规模集成电路，完全脱离了传统的机械结构的全电子手表。&&&&1.2多功能数字钟&&&&通过上面的介绍，相信大家对钟表都有了大致的了解。电子手表相对于机械表，它具有体积小、功能多、走时精度高、稳定性高、可靠性高的优点。具有很多传统机械表所不具备的功能，如定时、记时等其他功能。电子表的原理并不复杂，我们可以运用所学习过的数字电路的知识来设计和制作一个电子数字表。&&&&2.设计准备&&&&2.1仿真软件MULTISIM简介&&&&本次设计选用MULTISIM仿真软件来设计多功能数字钟。以下是该软件的一些简单的介绍。Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。Multisim软件是一个专门用NI于电子电路仿真与设计的EDA工具软件。作为Windows下运行的个人桌面电子设计工具，NIMultisim是一个完整的集成化设计环境。NIMultisim计算机仿真与虚拟仪器技术可以很好地解决理论教学与实际动手实验相脱节的这一问题。学员可以很方便地把刚刚学到的理论知识用计算机仿真真实的再现出来，并且可以用虚拟仪器技术创造出真正属于自己的仪表。NIMultisim软件绝对是电子学教学的首选软件工具。&&&&2.2设计要求与目的&&&&2.2.1、实验目的设计一个数字钟2.2.2、实验要求⑴、准确计时，以数字形式显示时、分、秒的时间；⑵、小时的计时要求是“12翻1”，分秒的时间要求为六十进制；⑶、校正时间。2.2.3、扩展功能⑴、定时控制；⑵、仿广播电台正点报时；⑶、报整点时数。&&&&2.3设计所需设备总览&&&&&&&&所选元器件&&&&序号名称55574LS20共阴极数码管蜂鸣器74LS00N74LS04D74LS02开关74LS160N三极管HC12574LS10电阻电容数量231若干个若干个&&&&图1元器件图&&&&3.电路设计&&&&3.1数字钟电路的组成框架&&&&&&&&时显示秒显示分显示秒发生器&&&&就&&&&主题电路时计时器秒计时器路定时控制&&&&扩展电分计时器&&&&仿电台报时译码译码译码&&&&报整点时&&&&触摸报整点时校时电路&&&&&&&&图2数字钟电路框架&&&&数字钟电路的组成如图1所示，其主体电路的工作原理如下：由555定时器产生1kHz的脉冲信号经由74LS90构成的几级分频器后，输出1Hz的时钟，为由74LS90和74LS92构成的60进制秒计时器提供时钟，秒计数器十位再向74LS92构成的60进制分计时器提供时钟，其高位再为由74LS91和74LS74构成的十二进制时计时器提供时钟。秒、分和时计数器的输出分别接到各自的译码器的输入端，驱动数码管显示。3.2.多谐振荡器的设计?秒信号发生器的设计秒信号发生器的设计是整个系统的时基信号，它直接决定计时系统的精度。数字秒表的计时精度取决于振荡电路的输出信号频率精度，而振荡电路的输出信号频率精度取决于电路元件参数的精度。所示振荡电路中的电阻、电容的参数易受温度等外部因素的影响，因此很难获得很高的频率精度。在精确计时的电子表中，一般采用由石英晶体构成的振荡器。本设计采用555集成定时器组成的多谐振荡器产生1Hz的标准脉冲。根据振荡周期的计算公式：T=T1+T2=(R1+2R2)C1ln2可以确定振荡电路中各元件的参数。先确定电容值，选取C1=0.1μF，R10=90kΩ，R1=52kΩ，可由一只50kΩ取则的固定电阻和一只5kΩ精密可调电阻构成。通过调节精密可调电阻的大小来获得较为精确的输出信号频率。确定了各元件的参数以后，就可以得到振荡电路原理图。&&&&&&&&图3555仿真图&&&&3.2.2&&&&555的介绍&&&&集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。其电路类型有双极型和CMOS型两大类，二者的结构与工作原理类似。几乎所有的双极型产品型号最后的三位数码都是555或556；所有的CMOS产品型号最后四位数码都是，二者的逻辑功能和引脚排列完全相同，易于互换。555和7555是单定时器。556和7556是双定时器。双极型的电源电压VCC＝+5V～+15V，输出的最大电流可达200mA，CMOS型的电源电压为+3～+18V。555电路的工作原理555电路的内部电路方框图如图3.10.1所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关管T，比较器的参考电压由三只5KΩ的电阻器构成的分压器提供。它们分别使高电平比较器A1的同相输入端和低电平比较器A2的反相输入端的参考电平为和。1与A2的输出端控制RS触发器状态和放电管开关状态。A&&&&&&&&当输入信号自6脚，即高电平触发输入并超过参考电平&&&&时，触发器复位，555&&&&的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电开关管截止。是复位端（4脚），当＝0，555输出低电平。平时端开路或接VCC。&&&&图4555定时器内部框图及引脚排列&&&&作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控VC是控制电压端（5脚），平时输出&&&&&&&&制，在不接外加电压时，通常接一个0.01μf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电通路。555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。&&&&3.3六十进制计数器的设计&&&&分和秒计数器都是模数M=60的计数器，其计数规律为00-01-…58-59-00…选74LS92作为十位计数器，74LS90作为个位计数器，再将它们级联组成模数M=60的计数器。原理图见图6&&&&图10六十进制计数器仿真图3.4“十二翻一”计数器的设计&&&&时计数器是一个“十二翻一”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。选用74LS160，电路图见图6。电路中，74LS160U18作为个位计数器在电路中采用十进制计数。当脚接振荡电路的输出脉冲1Hz时开始工作，它计时到10时向十位计数器74LS160进位。&&&&&&&&图11十二进制仿真图&&&&下面对电路中所用的主要元件及功能介绍。3.4.174LS是中规模集成同步十进制加法计数器，具有异步清零和同步预置数的功能。使用74LS160通过置零法或置数法可以实现任意进制的计数器。先对74LS160的基本功能进行测试，如下表。①步清零：当＝0时，Q0＝Q1＝Q2＝Q3＝0。②同步预置：当＝0时，在时钟脉冲CP上升沿作用下，Q0＝D0，Q1＝D1，Q2＝D2，Q3＝D3。③锁存：当使能端时，计数器禁止计数，为锁存状态。④计数：当使能端EP＝ET＝1时，为计数状态。时钟CP×↑××↑异步清除01111同步置数EPET工作状态&&&&×××0××图的逻辑功能表&&&&&&&&图13计数器74LS160&&&&管脚图引出端符号：TC进位输出端；CEP计数控制端；Q0－Q3输出端；CET计数控制端；74ls160是十进制同步计数器（异步清除），为可预置的十进制同步计数器，共有54/7LS160两种线路结构型。式，其主要电特性的典型值如下：型号FMAXPDCT54160/CT7416032MHz305mWCT54LS160/CT74LS16032MHz93mW160的清除端是异步的。当清除端/MR为低电平时，不管时钟端CP状态如何，即可完成清除功能。160的预置是同步的。当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0－Q3与数据输入端P0－P3一致。对于54/74160，当CP由低至高跳变或跳变前，如果计数控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS160无此种限制。160的计数是同步的，靠CP同时加在四个触发器上而实现的。当CEP、CET均为高电平时，在CP上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74160，只有当CP为高电平时，CEP、CET才允许由高至低电平的跳变，54/74LS160的CEP、而CET跳变与CP无关。160有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。对于54/74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。&&&&3.5校时电路的设计&&&&3.5.1校时电路的工作原理校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中J1校时用的控制开关，J2为分用的控制开关，它们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当J1或J2分别为“0”时可以进行“快校&&&&&&&&时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。&&&&图14校时电路&&&&3.5.2校时电路元件及功能介绍在此电路中，用到的元器件有与非门74LS00、六反相器74LS04、电容、电阻以及两个开关。四-2输入与非门74LS00&&&&图1574LS00&&&&集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00与非门的主要参数为：&&&&&&&&输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。输出低电平：指与非门的所有输入端均接高电平时的输出电平值。开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数。即低电平扇出系数和高电平扇出系数。&&&&3.6译码与显示电路的设计&&&&（1）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二—十制译码器和BCD—7段译码器、显示模块用来显示计时模块输出的结果。译码电路的功能是将时分秒计数器的输出译码进行翻译，变成相应的数字。用于驱动LED七段译码器，常用74LS48来实现。&&&&图16BCD七段译码器驱动器&&&&3.6.174LS48译码器74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面我就介绍一下这个元件的一些参数与应用技术等资料。74ls48引脚功能表—七段译码驱动器功能表&&&&&&&&十进数或功能BIRBILTLTHHHHHHHHHHHHHHHHxHLRBIHxxxxxxxxxxxxxxxxLx&&&&输入DCBA1111xxxx0000xxxxBI/RBOHHHHHHHHHHHHHHHHLLH&&&&输出abcdefg&&&&备注&&&&12341&&&&&&&&图18&&&&译码与显示电路&&&&译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。74LS48的管脚图如图12。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器74LS248，CD.2LED七段数码显示器通常所说的LED显示器由7个发光二极管组成，因此也称之为七段LED显示器，其排列形状如图所示。显示器中还有一个圈点型发光二极管（在图中用dp表示），用于显示小数点。通过七个发光二极管亮暗的不同组合，可以显示多种数字、字母以及其它符号。LED显示器中的发光二极管共有两种连接方法：共阳极和共阴极接法。&&&&&&&&共阳极接法是把发光二极管的阳极连在一起构成公共阳极。使用时公共阳极com接＋5V。阴极端输入低电平的段发光二极管导通点亮，输入高电平的则不点亮。共阴极接法是把发光二极管的阴极连在一起构成公共阴极。使用时公共阴极com接地，阳极端输入高电平的段发光二极管导通点亮，输入低电平的则不点亮。&&&&图19LED共阴和共阳接法&&&&（3）七段LED显示器的工作原理七段LED显示器需要由驱动电路驱动。在七段LED显示器中，共阳极显示器，用低电平驱动；共阴极显示器，用高电平驱动。点亮显示器有静态和动态两种方式。①静态显示器所谓静态显示，就是当显示器显示某一字符时，相应的发光二极管恒定地导通或截止。这种显示方法的每一位都需要有一个8位输出口控制。静态显示器的优点是显示稳定，在发光二极管导通电流一定的情况下，显示器的亮度高。控制系统在运行过程中，仅仅在需要更新显示内容时，CPU才执行一次显示更新子程序。这样大大节省了CPU的时间，提高了CPU的工作效率；缺点是位数较多时，所需的I/O口太多，硬件开销太大。②动态显示器所谓动态显示就是一位一位地轮流点亮各位显示器（扫描），对于显示器的每一位而言，每隔一段时间点亮一次。在同一时刻只有一位显示器在工作（点亮），利用人眼的视觉暂留效应和发光二极管熄灭时的余辉效应，看到的却是多个字符“同时”显示。显示器亮度既与点亮时的导通电流有关，也与点亮时间和间隔时间的比例有关。调整电流和时间参数，可实现亮度较高且较稳定的显示。动态显示器的优点是节省硬件资源，成本较低。但在控制系统运行过程中，要保证显示器正常显示，CPU必需每隔一段时间执行一次显示子程序，占用CPU大量时间，降低了CPU的工作效率，同时显示亮度较静态显示器低。&&&&3.7仿电台正点报时电路&&&&仿电台正点报时电路的功能要求是：每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出声响，以最后一声高音结束的时刻为正点时刻。&&&&&&&&图20仿电台整点报时电路&&&&设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒由LED2发出，最后一声高音（约1kHz）发生在59分59秒，由LED3发出，它的持续时间为1秒。根据以上设定可得到电台正点报时时的分十位状态Q2M2Q0M2=11（0101），分个位的状态为Q3M1Q0M1=11（1001），秒十位状态为Q2S2Q0S2=11（0101），秒个位的状态为Q0S1=1（1、3、5、7、9）。而发低音还是高音只与秒个位有关，根据设定可列表如表1所示：由表中的状态可总结出如下结论：秒个位的第三位Q3S1可用来作为鸣低音或高音的控制信号，即Q3s1=0时，输入500Hz的低频信号至音响电路Q3S1=1时，输入1kHz的高频信号至音响电路。&&&&&&&&正点报时状态功能表&&&&CpQ3S1Q2S1Q1S1Q0S1（秒）功能Cp(秒)Q3S1Q2S1Q1S1功能Q0S停鸣低音停鸣高音停&&&&鸣低音停鸣低音停鸣低音&&&&&&&&图21正点报时状态功能&&&&元件介绍&&&&74hc125是四总线缓冲门（三态），当OE端为0时，Y=A；当OE端为1时，输出为高阻。闲置端可以不做处理或接低电平，OE端接高电平,输出高阻。其中的74LS10是与非门，就是三极管组成的一个小规模集成电路。真值表口诀是：见零为一；全一为零。74ls02是四2输入或非门.作用是二个输入的或运算,运算后反相输出。图ls20是常用的双4输入与非门集成电路，常用在各种数字电路和单片机系统中，他的cmos版本是74hc20。74ls20芯片的功能很简单，就是包含两个4输入与非门，内含两组4与非门第一组：1,2,4,5输入6输出。第2组：9,10,12,13输入8输出。74LS20功能表ABCDY111100XXX1&&&&&&&&X0XX1XX0X1XXX0174LS20真值表74HC20,74ls20测试:只要通过对输入11,五项进行检测就可判断其逻辑功能是否正常。&&&&3.8总电路图&&&&图23总电路图&&&&4.设计总结&&&&4.1设计心得&&&&在这次电工电子技术课程设计中，我学会了运用555、74LS160、74LS48等来制作数字钟。这次设计是我的第一次课程设计，在设计过程中，我发现自己在数字这个技术领域知道的实在是太少太少了。为了完成一个任务，我常熬夜，上网查阅，参考各种书本，才了解如何使用其中的一些设备。这过程虽然很累，但自己对电工&&&&&&&&电子技术的浓厚兴趣吸引我不停的探索。仿佛完成了它就是我一生的最求！正像屈子说的那样：路漫漫其修远兮，吾将上下而求索！在设计过程中，困难重重，当看到设计好的的电路没有显示预期的结果，看到曲折迂回的电线，我放佛看到了自己的正在走的路，有好几次真想放弃。但是想到世上那有不走自通的路？凭着这一个信念，我坚持到了最后。仿真这方面，经过大概了解，我知道如果用Proteus仿真会比较占优势，因为Proteus仿真时显示的管脚就是实际的引脚，而用multisim你必须首先在网上查询元件的每一个引脚代表的功能，否则就会一招不慎，满盘皆输。我选择了MULTISIM。仿真时我故意把555定时器的频率调得比较大，这样在观察时，可以省去不少的等待时间。一开始仿真发现电路图似乎是对的，就是在数码管上显示不出来，仿真校时时，摁下开关总不能准确地定位到自己想要的数字，打开了开关还会继续往前跳，其实这是与开关并联的电容在作怪，电容越大，当合上开关时，电容两端的充电电压越高，打开开关后电容放电，造成电路误动作，所以我们应当选择小一点的并联电容，我选择了1nF。在仿真中遇到的问题主要还是以555定时器产生1HZ脉冲的问题。我计算好R1和R2值的时候，发现555不仅需要考虑它的精度问题，还要考虑脉冲的占空比问题，占空比不能太大或者太小了，因此，我们可以选择两个47K和一个5K可调电阻，外加一个10uF的电容构成，这样占空比就是：q=(R1+R2)/(R1+2R2)=2/3,T=(R1+2R2)Cln2=1HZ。通过这次课程设计，我用一个星期整整七天七夜才完成了这个实际价值两块钱的电子钟，但那为一个明确的目标奋斗的情景，将是我的美好的回忆。本次课程设计，我受益匪浅。这是我进大学来的第一次课程设计，在这个过程中我不仅将我所学的理论在实践中进行了检验，也切切实实地提高了我分析问题、解决问题的能力，增强了我对电子技术的理解和应用能力。在设计中，我也曾遇到过很多不懂的地方，除请教老师和同学外，根据课题需要，我学会了上网去搜索相关的文献资料和专业知识来获取问题的答案，同时了解了不少芯片以及电子元器件的使用方法、特性，学会了分析检测电子电路的问题以及简单的维修技术，理解了数码管的工作原理，掌握了电路图的设计方法，学会电路的仿真安装与调试，这些都会对我以后的学习有很大的帮助。此外，我更深刻的体会到坚持不懈是一种多么可贵的精神。还记得第一次调试电路失败那一阵阵从心底冒上来的凉意，差点让我站不起来。终于有志者事竟成，最后我还是成功地完成了此次设计。我不后悔为这次设计付出的那么多的心血，因为我相信我获得了等值甚至更多的回报。&&&&4.2参考文献&&&&[1]唐介.电工学.高等教育出版社，1999[2]朱力恒.电子技术仿真实验教程.电子工业出版社，2003[3]伍爱莲.电路与电子技术实验教程.华中科技大学出版社，2006[4]高吉祥.电子技术基础实验与课程设计.电子工业出版社,2002[5]吕思忠.数子电路实验与课程设计.哈尔滨工业大学出版社,2001&&&&&&&&[6]谢自美.电子线路设计、实验、测试.华中理工大学出版社,2000[7]康华光.电子技术基础.数字部分北京:高等教育出版社,2000[8]顾永杰.电工电子技术实训教程.上海:上海交通大学出版社,1999&&&&&&&&