系统发生错误
文档【】不存在或已删除！
等待时间： 6高速数据转换系统对时钟和数据传输的性能要求
打开微信“扫一扫”，打开网页后点击屏幕右上角分享按钮
1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
超高速数据转换对系统设计师提出了很多的挑战，这是一种真正的混合信号环境，在这种环境中所有的子电路必须被认真地考虑，以允许ADC实现最佳的动态性能。通过使用现成的器件可以经济地实现满足低抖动要求的时钟系统。随着今天模数转换器的数据转换采样速度进入到每秒千兆次采样(GSPS)，系统需要能够支持这样高的转换速度，模拟器件必须产生和放大高频信号。除了模拟信号路径外，设计师需要完全了解采样时钟和高比特率数据获取电路方面。信号路径设计师将为这两个关键的方面提供建议方案。下面的信息与需要高性能ADC的系统紧密相关。时钟源在高速数据转换系统中一个最重要的子系统是时钟源，这是因为时钟信号的时序准确性可以直接影响ADC的动态特性。为减少这种影响，ADC时钟源必须表现出非常低的时序抖动或相位噪声。如果在选择时钟电路时没有考虑到这种因素，无论前端模拟电路或者ADC的质量有多高，系统可能表现出很差的动态性能。优良的时钟将总能在精确的时钟间隔内出现时钟沿的转换。实际上，时钟边沿到达的时间间隙总是在不断变化的，这种时序的不确定性带来的结果是采样波形的信噪比会受到数据转换过程的影响。图1：PLL与VCO时钟系统。可以容忍的最大时钟抖动为抖动噪声超过量化噪声(1/2LSB)前的时钟抖动。这可以用下面的公式定义：如果优化输入电压(VIN)使之等于ADC的输入电压范围(VINFSR)，那么抖动要求成为ADC分辨率(N位)和被采样的输入频率(fin)的一个因子。对于达到奈奎斯特速率(对于1GSPS转换速率为500MHz)的输入频率，总的抖动要求是：这个值代表了来自所有抖动源的总抖动。ADC器件本身导致的一个抖动源称为窗口抖动(aperture jitter)，这是输入采样和器件的保持电路相关的一种时序不确定性，在确定时钟源允许的最大时钟抖动时，需要考虑这种不确定性。时钟电路抖动=(Tj(rms)2-(ADC(窗口抖动)2))1/2以ADC08D1000为例，窗口抖动在数据手册中给定的值为0.4ps，这个值将ADC时钟的抖动标准限制到-1.1ps。然而，当用在数据转换系统中时，将振荡器的性能数据与规范要求简单地匹配或许并不足以获得期望的结果。这是因为频率分量也扮演着重要的作用。因此，用频谱分析仪来对时钟信号进行检查很重要，并确保与基本频率相关的能量没有在很大的范围内扩展。延伸到更高频率的毛刺可能很明显，也将会对性能产生直接的影响。图1显示了针对ADC08D1000的推荐时钟电路，由一个锁相环器件(LMX2312)连接到可变电感压控振荡器(VCO)组成。PLL和VCO维持达到奈奎斯特输入频率ADC08D1000要求的信噪比(46dB)。数据获取对信号进行高频(1GSPS及以上)采样意味着转换所产生的数字输出数据必须储存起来，或者至少快速地转移。处理每秒超过一亿次转换的两个关键问题是系统中数字器件之间的信号完整性，以及每个时钟周期数据转移的速度。为使数字输出信号完整性最大化，高速ADC使用低电压差分信号(或者LVDS)传输(见图2)。图2：典型的LVDS电路。LVDS信号传输方法的主要优点是以非常低的功率预算实现高数据速率，对每个将通过一个电路板或者电缆传输的分离信号采用两条连线来实现这种低功耗。每条线上的电压变化的方向互相相反，且与像CMOS或者TTL这样的单端信号相比信号的强度比较小(一般为350mV)。这是因为差分电路固有的抗噪声能力，因此可以使用低电压摆幅信号。这反过来意味着信号频率可以更快，因为信号的上升时间更短了。电路板上传输差分波形的信号线应该设计成具有100Ω的特征阻抗(LVDS标准所定义的值)，这些线在接收器端用100Ω的电阻来进行端接以与线路匹配。通过发射器电路上的电流源在100Ω的电阻上流过3.5mA的电流，产生一个信号电压，提供350mV的信号摆幅，供接收电路检测。高速发送数据只是问题的一半，还需要考虑将数据存储在存储器阵列中以作后续处理。ADC对其每个通道提供一个解复用的数据输出。器件不是提供一个运行在等于采样速度的单一8位总线，而是同时在两个8位数据总线上输出两个连续采样。这种方法将数据速率减半，但是增加了数据位数，对于一个1GSPS的采样速率，来自ADC的转换数据输出速度为500MHz。即使在这种降低的速度下，大多数分立存储器或者FPGA内部存储器在可靠获取这个数据上也存在问题。因此使用DDR非常有利，因为DDR在时钟的上升和下降沿都输出数据。尽管数据速率对于DDR信号传输来说不变，时钟频率减半，达到更便于管理的250MHz，这个频率在CMOS存储电路的范围内。在数据能保存在存储器之前，需要在输入到FPGA器件中间采用一个数据锁存器对。第一个锁存器使用同步数据时钟，而第二个锁存器使用180度异相的时钟，或者反向数据时钟(见图3)。图3：FPGA数据获取架构框图。为简化这种时钟要求，FPGA带有一种以PLL(锁相环)或者DLL(延时锁定环)形式实现的数字时钟管理器。这些器件允许在内部产生时钟信号，这些时钟信号能与输入时钟信号锁定，提供相位延时间隔为0、90、180和270度。这种时钟管理功能允许DDR时钟方案通过提供一种精确的180度移相时钟来有效工作。这反过来允许输入数据与下降沿同步，以能可靠地获取到数据锁存器中。在锁存之后，输入数据可以被传输到FIFO存储器或者Block RAM。在这里，数据可以以很低的速度轻易地被系统微控制器获得，以进行获取后的处理。作者：Ian King应用工程师美国国家半导体公司
您的昵称：
美国的游客
(您将以游客身份发表，请 | )
数据传输是什么?
数据传输,数据传输是什么? 通过电子工程专辑网站专业编辑提供数据传输的最新相关信息,掌握最新的数据传输的最新行业动态资讯、技术文萃、电子资料,帮助电子工程师自我提升的电子技术平台.
时钟是什么?
时钟,时钟是什么? 通过电子工程专辑网站专业编辑提供时钟的最新相关信息,掌握最新的时钟的最新行业动态资讯、技术文萃、电子资料,帮助电子工程师自我提升的电子技术平台.
高速数据转换系统是什么?
高速数据转换系统,高速数据转换系统是什么? 通过电子工程专辑网站专业编辑提供高速数据转换系统的最新相关信息,掌握最新的高速数据转换系统的最新行业动态资讯、技术文萃、电子资料,帮助电子工程师自我提升的电子技术平台.
新添订阅功能，提供全面快捷的资讯服务！
关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”
访问电子工程专辑手机网站
随时把握电子产业动态，请扫描以下二维码
5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途， 并且功耗要求比今天的网络和手机都要低，同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展，以及在4G网络上有怎样的进步。
推荐到论坛，赢取4积分晶振和时钟发生器有什么区别？
[问题点数：41分，结帖人zhaoshuailing]
本版专家分：0
结帖率 75%
CSDN今日推荐
本版专家分：6831
本版专家分：16
本版专家分：0
结帖率 75%
本版专家分：0
结帖率 75%
本版专家分：5
本版专家分：0
结帖率 75%
本版专家分：35
本版专家分：0
结帖率 75%
本版专家分：8
本版专家分：40
本版专家分：0
本版专家分：60
本版专家分：0
匿名用户不能发表回复！|
CSDN今日推荐单片机、电路板
连接器、接插件
其他元器件
I2C实时时钟/日历芯片在8051系统中的应用
I2C实时时钟/日历芯片在8051系统中的应用
1 PCF8563简介
　　PCF8563是PHILIPS公司生产的低功耗CMOS实时时钟/日历芯片，芯片最大总线速度为400kbits/s，每次读写数据后，其内嵌的字地址寄存器器会自动产生增量。PCF8563可广泛应用于移动电话、便携仪器、传真机、电池电源等产品中。
PCF8563的引脚排列如图1所示，各引脚功能说明如表1所列。
　　PCF位寄存器，
　　1 PCF8563简介
　　PCF8563是PHILIPS公司生产的低功耗CMOS实时时钟/日历芯片，芯片最大总线速度为400kbits/s，每次读写数据后，其内嵌的字地址寄存器器会自动产生增量。PCF8563可广泛应用于移动电话、便携仪器、传真机、电池电源等产品中。
PCF8563的引脚排列如图1所示，各引脚功能说明如表1所列。
　　PCF位寄存器，其中包括：可自动增量的地址寄存器、内置32.768kHz的振荡器（带有一个内部集成电容）、分频器（用于给实时时钟RTC提供源时钟）、可编程时钟输出、定时器、报警器、掉电检测器和400kHz的I2C总线接口。
　　所有16个寄存器设计成可寻址的8位并行寄存器，但不是所有位都有用。当一个RTC寄存器被读时，所有计数器的内容将被锁存，因此，在传送条件下，可以禁止对时钟/日历芯片的错读。
　　表2、表3所列为各寄存器概况及对应的内存地址和功能，同时列出了它们的BCD格式编码。表中&&&&表示无效位，&0&表示此位应置逻辑。表3中的世纪位C=0指定世纪数为20XX，C=1指定世纪数为19XX。当年寄存器中的99变00时，世纪位才会改变。
2.1 I2C总线特性
I2C 总线用两条线（SDA和SCL）在芯片和模块间传递信息。SDA为串行数据线，SCL为串行时钟线，这两条线必须用一个上拉电阻与正电源相连，其数据只有在总线不忙时才可传送。I2C总线的系统配置参见图2，产生信号的设备是传送器，接收信号的设备是接收器，控制信号的设备是主设备，受控制信号的设备是从设备。　　2.2 启动和停止条件
　　总线不忙时，数据线和时钟线保持在高电平。数据线（SDA）在下降沿而时钟线（SCL）为高电平时，为起动条件（S）；数据线在上升沿而时钟线为高电平时为停止条件（P），参见图3。
& & & 2.3 位传送
& & & 每个时钟脉冲传送一个数据位，SDA线上的数据在时钟脉冲高电平时应保持稳定，否则将成为控制信号，参见图4。
　　2.4 标志位
　　在起动条件和停止条件之间，传送器传送给接收器的数据数量没有限制。在每个8位字节后加一个标志位，传送器便产生一个高电平的标志位，这时主设备产生一个附加标志位时钟脉冲。
　　从接受器必须在接收到每个字节后产生一个标志位，主接收器也必须在接收从传送器传送的每个字节后产生一个标志位。在标志位时钟脉冲出现时，SDA线应保持低电平（应考虑起动和保持时间）。传送器应在从设备接收到最后一个字节时变为低电平，而使接收器产生标志位，这时主设备即可产生停止条件。参见图5。
& & & 2.5 I2C总线协议
& & & 用I2C 总线传递数据前，接收的设备应先标明地址，在I2C总线起动后，这个地址与第一个传送字节一起被传送出去。PCF8563可以作为一个从接收器或从传送器，此时的时钟信号线SCL只能输入信号线，数据信号线SDA则为一条双向信号线。PCF8563的从地址参见图6。
　　3 应用概述
　　图7所示为PCF8563的具体应用电路图，对图中石英晶片频率的调整，笔者给出3种可行性方法，供参考：
　　方法1：定值OSCI电容。计算所需的电容平均值，用此值的定值电容，通电后在CLKOUT管脚上测出的频率应为32.768kHz，测出的频率值偏差取决于石英晶片本身，电容偏差和器件之间的偏差平均为&5&10 -6。平均偏差可达5分钟/年。
　　方法2：OSCI微调电容。可通过调整OSCI管脚的微调电容式振荡器的频率来获得更高的精度，此时可测出通电时管脚CLKOUT上的信号频率为32.768kHz。
　　方法3：OSCI输出。直接测量管脚OSCI的输出。
　　4 程序范例
　　以下的C语言源程序是用8051单片机的普通I/O口（如P0.0/P0.4）模拟实现 PCF8563的I2C时钟/日历芯片的操作，有字节写/读两种状态。程序中从地址的读地址为0A3H，写地址为0A2H.所发送的数据字节为9个，发送的初始数据在rom_sed[9]中，rom_sed[9]定义了寄存器中当前发送的值：控制/状态寄存器1为0，控制/状态寄存器2为0，秒寄存器为 0，分钟寄存器55，小时寄存器为23，日寄存器为31，星期寄存器为6，月/世纪寄存器为0x12，年寄存器为0x99（即日23 点55分0秒），当程序运行一段时间（5分钟）后，从地址寄存器 02H开始读数据，数据存放在rom_rec7中，发现变量rom_rec7变为日0点0分。若外转帐电路有显示，则时间可以显示在面板上。
　　#include&d:.h&
　　#define byte unsigned char
　　sbit scl=0x81; //定义串行I/O口
　　sbit sda=0x80;
　　idata byte rom_sed[9];
　　idata byte rom_rec[7];
　　idata byte j,k;
　　bit flag,flag1;
　　void delay(void) //延时子程序
　　for(i=0;i&6;i++);
　　void I_start(void) //发送I2C总线起始条件子程序
　　{sda=1;
　　scl=1;
　　delay();
　　sda=0;
　　delay();
　　scl=0;
void I_stop(void) //I2C总线停止条件子程序 {sda=0; ; scl=1; delay(); sda=1; delay(); } bit I_send(byte I_data) //字节数据传送子程序 { for(i=0,i&8;i++) {sda-(bit)(I_data&0x80); I_data=I_data&&1; ; scl=1; delay(); scl=0; } ;; sda=1; ;; //ready for receiving ACK bit scl=1; ;; //start receiving ack bit flag=0; if(sda= =0)flag=0; else flag=1; //return(～I_cLOCk()); scl=0; return(flag); } byte I_receive(void) //字节数据接收子程序 { byte I_data=0; sda=1; for(i=0;I&8;i++) { I_data*=2; ; scl=0; delay(); scl=1; ;; if(sda= =1)I_data++; ;; } scl=0; ;;; sda=0; if(flag1= =0){;;scl=1;delay();scl=0;} //not last receIC_byte ACK else{sda=1; ;;scl=1;delay();scl=0;flag1=0;} //the last receive_byte ～ACK return(I_data); } main() //主程序 { rom_sed[0]=0x00; rom_sed[1]=0x00; rom_sed[2]=0x00; rom_sed[3]=0x55; rom_sed[4]=0x23; rom_sed[5]=0x31; rom_sed[6]=0x06; rom_sed[7]=0x92; rom_sed[8]=0x99; for(i=0;i&255;i++)delay(); I_start(); if(～I_send(rom_sed[i])); } I_stop(); } } start: I_start(); if(～I_send(0xa2)) //pcf_write address {if(～I_send(0x02)) //pcf_status register address {I_start(); if(～I_send(0xa3)) //write status register {for(i=0;i&7;i++) {if(i= =6)flag1=1; else flag1=0; rom_rec[i]=I_receive(); switch(i) {case 1:rom_rec[i]=rom_rec[i]&0x7f; ease2: case3:rom_rec[i]=rom_rec[i]&0x3f; case4:rom_rec[i]=rom_rec[i]&0x07; case5:rom_rec[i]=rom_rec[i]&0x9f;default: } } I_stop() } } } } &
资料下载排行榜
型号/产品名
苏州英伟诚光伏科技有限红丝
苏州英伟诚光伏科技有限红丝
苏州英伟诚光伏科技有限红丝
苏州英伟诚光伏科技有限红丝新型温补实时时钟芯片的研究与设计
实时时钟芯片是日常生活中应用最为广泛的消费类电子产品之一。它为人们提供精确的实时时间,或者为电子系统提供精确的时间基准,目前实时时钟芯片大多采用精度较高的晶体振荡器作为时钟源。实时时钟的误差主要来源于时钟源,而晶体振荡器的频率误差主要是由于温度变化时晶体的谐振频率发生改变产生的。采用32.768Khz谐振频率的石英晶体,设计出一种基于0.35um工艺的CMOS石英晶体振荡器电路。该振荡器电路中的CMOS均工作在亚阈值区,所以大大的降低了功耗,振荡环路电流仅为70nA左右。对石英晶体振荡器误差来源进行了研究,提出了一种新型的实时时钟芯片温度误差补偿方法,它是采用误差累积补偿的方法。对温度误差补偿方法的电路级实现进行了研究,并且找到了一种比较节省版图面积的方法。该方法由芯片内部的温度传感器电路、温度误差计算电路、温度误差补偿逻辑电路完成,确保分频后的1Hz频率平均误差小于±5ppm。本芯片的温度误差补偿网络不需要片外MCU的帮助,完&
(本文共87页)
权威出处：
随着消费类电子产品的广泛应用,实时时钟芯片的需求也在增加,这就要求实时时钟芯片朝功耗低、精度高、体积小、功能全的方向发展.国内外已有很多这方面的研究[1～8],传统的实时时钟通常只具备计时功能,人工干预较少,灵活性较差.本文设计了具有可编程特性的时钟芯片,根据不同的编程配置信息输入满足不同的应用需求.1系统框图与功能本芯片具有显示时钟、日历的功能,还提供可编程的配置信息输入,对涓流充电进行控制,选择扬声器鸣叫时使用的频率,决定报警信号的产生.时钟由用户输入的编程配置信息决定是以12h(AM/PM)还是以24h制式的方式工作,可从计时至.芯片同时可以根据月份和闰年的情况自动调整相应月份的天数,提供31byte静态RAM供用户使用,用来暂存重要数据.芯片拥有自动掉电检测和保护功能,当主电源突然切断时可以及时启用备用电池供电,维持实时时钟电路,保持计时的连续性,从而提高了计时的精度.图1是该芯片...&
(本文共4页)
权威出处：
实时时钟芯片具有产生秒、分、小时、日、星期、月、年的功能,并且具有闰年自动调整功能,广泛应用于工业及消费类电子等领域。I~2C总线是飞利浦公司的专利。只需要两根线就可以将众多芯片连接在一起。本文讨论的用于I2C总线的实时时钟芯片,不仅具备基本的计时功能,而且还具有主电源掉电情况下的时钟保护电路,可以在主电源掉电或者其它一些恶劣环境中保证时钟的准确性。同时,芯片内部还集成了五十六个字节的RAM,用于保存一些重要数据。芯片与外界的通讯依靠两根I~2C总线,数据传输速率最高为100kb/s。芯片还能够提供四种频率的方波信号。文章一开始介绍了本芯片的框图和引脚定义。起振电路以皮尔斯晶振为基础。电源管理则使用常用的电压比较器。根据I~2C协议的要求设计了接口电路。利用延迟,使控制逻辑符合时序的要求。以星期寄存器~为例介绍了实时时钟的计时原理。RAM则采用标准六管单元。在系统仿真分析中,对地址总线、数据总线以及读写信号进行了详细的说明。最后...&
(本文共65页)
权威出处：
0引言目前的电子设计领域中,实时时钟电路被广泛应用于各种电子设备,用来提供精确的时间信息。实时时钟电路可以对年、月、日、星期、时、分和秒计时,而且具有闰年补偿功能。随着现代化产品对精度需求的日益提高,当今社会迫切需要一款高精度,低功耗,低成本的实时时钟芯片。本文提出的实时时钟电路不仅具备基本的计时功能而且还具有电源管理功能,能够实现主电源与备用电源无缝切换,主电源正常供电情况下,同时给备用电源充电,主电源掉电情况下,备用电源能够保证电路守时的准确性。同时,电路内部还集成了大容量的EEPROM,用于保存一些重要补偿数据。电路依靠I2C总线与外界通信,传输速率最高为400 kb/s。且实时时钟电路以“温度传感器+A/D+EEPROM+D/A”的补偿架构,采用微小调节法使实时时钟电路可在-40℃~+85℃温度范围下,实现±3.5 ppm的高精度守时,且守时模式小于3μA的低功耗指标,确保了实时时钟电路低功耗、高精度的技术指标要求。1电...&
(本文共4页)
权威出处：
射频识别(radio frequency identification)标签Inlay封装设备由基板输送模块(包括进料和收料)、点胶模块、贴装模块、热压模块和检测模块组成。其中,贴装模块的顶针剥离装置实现了芯片从晶圆(Wafer)盘上的剥离。顶针和Wafer盘之间接触力的大小以及接触力作用下芯片的受力变形,直接决定了在剥离过程中芯片是否会发生碎裂,对芯片能否成功剥离至关重要。因此,本文对芯片剥离过程以及剥离过程中可能导致芯片碎裂的主要影响因素展开研究。主要包括:在对芯片剥离方式进行分类的基础上,介绍了芯片剥离的过程,采用有限元法对剥离过程中芯片碎裂的主要影响因素进行了分析,以此来指导顶针剥离装置的设计并且成功地实现了芯片的剥离。主要内容从下面三个方面展开论述:首先,采用四种不同标准对目前机构中出现的芯片剥离方式进行分类,讨论了每种方式的适用范围;分两个阶段讨论了芯片剥离的过程,指出每个阶段中最可能发生芯片碎裂的时刻;总结了剥离过...&
(本文共56页)
权威出处：
实时时钟芯片具有产生秒、分、时、日、周、月、年的功能并且具有闰年自动调整功能,广泛应用于工业及消费类电子等领域。本文讨论的基于I2C的总线实时时钟芯片,不仅具备基本的计时功能,而且有常用的报警功能,可以预设报警时间,在报警时间满足条件的时候产生中断输出。芯片与外界的通信依靠两根I2C总线。芯片还能够提供四种不同频率的方波信号。本文设计了基于飞利浦公司I2C总线协议的总线接口模块,这样,只使用2根线用于数据传输,扩展了芯片的兼容性,能使其应用于多种场合。本文所做的主要工作,是设计了一个报警模块,此报警模块每个报警寄存器除了能存储报警数值外,还具有1bit的使能信号,来控制是否选择此报警位有效。并针对增加此报警使能信号所产生的假报警情况,分析了各种消除此情况的方案,最后选择了具有1s延时电路的方案,能有效的防止假报警,也不会对系统产生很大影响。报警具有低电平中断模式。文章详细介绍了各个模块的结构和工作原理,包括晶振和分频模块、方波输...&
(本文共59页)
权威出处：
扩展阅读：
CNKI手机学问
有学问，才够权威！
xuewen.cnki.net
出版：《中国学术期刊（光盘版）》电子杂志社有限公司
地址：北京清华大学 84-48信箱 大众知识服务
京ICP证040431号&
服务咨询：400-810--9993
订购咨询：400-819-9993
传真：010-