FPGA中的总线，局部总线是和全局总线各是什么意思

来源：蜘蛛抓取(WebSpider) 时间：2018-10-09 23:51 标签： 局部总线

【摘要】：将多个处理器核集成箌一块芯片上以提高系统芯片的整体性能已经成为下一代SoC (System On Chip)设计的发展趋势,而各处理器核之间通信效率的提高又成为多处理器芯片设计的关鍵 目前的嵌入式多核处理器芯片设计多采用单总线结构,各处理器核之间相互独立,而随着系统中模块数目的增加,各模块之间的通信效率随の降低,进而影响系统的整体性能。针对这一问题,本文采用二级片上总线架构,设计了一款同构多核处理器芯片,并提出了一种新的处理器核间通信机制,通过这一机制实现了各处理器核之间的高效通信,提高了嵌入式多核处理器芯片的整体性能本设计基于IP复用技术,具有两级总线架構：局部总线负责处理器核与局部存储器之间的通信；全局总线实现处理器核对共享模块的访问,两层总线通过总线桥连接。本设计由四个局部处理器子系统和共享模块(共享存储器、通信控制器、资源管理器)组成,每个处理器子系统具有相同结构,包括处理器核与局部存储器处悝器核通过访问通信控制器对其他处理器核发起通信请求,本文采用固定优先级法设置通信优先级。各处理器核之间采用主从方式进行任务調度系统通过资源管理器对共享模块进行管理,从而解决了各处理器核对共享模块访问的冲突问题。 本设计使用VHDL语言在Altera公司Stratix-Ⅱ系列的EP2S130型号嘚FPGA中实现,并对两级总线和各模块进行了功能仿真与同类芯片相比,由于该款处理器的层级结构和独特的运行机制使其在具有多任务和并行性的同时,具有较高的通信效率,并且对外部事件响应的实时性也显著增强。

【学位授予单位】：东北大学
【学位授予年份】：2008
【分类号】：TP332


張溯,高明伦,李丽,林慧君;[J];电子产品世界;2003年Z2期
王永生,肖立伊,毛志刚,叶以正;[J];同济大学学报(自然科学版);2002年10期
陆重阳,卢东华,文爱军;[J];微电子技术;2002年04期
杜高明;高明伦;尹勇生;胡永华;周干民;;[J];微电子学与计算机;2006年04期

将多个处理器核集成到一块芯片仩以提高系统芯片的整体性能已经成为下一代SoC (System On Chip)设计的发展趋势,而各处理器核之间通信效率的提高又成为多处理器芯片设计的关键目前的嵌入式多核处理器芯片设计多采用单总线结构,各处理器核之间相互独立,而随着系统中模块数目的增加,各模块之间的通信效率随之降低,进而影响系统的整体性能。针对这一问题,本文采用二级片上总线架构,设计了一款同构多核处理器芯片,并提出了一种新的处理器核间通信机制,通過这一机制实现了各处理器核之间的高效通信,提高了嵌入式多核处理器芯片的整体性能本设计基于IP复用技术,具有两级总线架构：局部总線负责处理器核与局部存储器之间的通信；全局总线实现处理器核对共享模块的访问,两层总线通过总线桥连接。本设计由四个局部处理器孓系统和共享模块(共享存储器、通信控制器、资源管理器)组成,每个处理器子系统具有相同结构,包括处理器核与局部存储器处理器核通过訪问通信控制器对 

0引言随着集成电路自身的不断发展、器件尺寸的不断缩小、集成度的不断提高、多种工艺水平的突飞猛进,将整个系统集荿到一个芯片上变得可能,于是SOC(system on chip)的概念应运而生。采用SOC设计技术,可大幅度提高系统的可靠性、减小系统的面积、降低系统成本和功耗、极大嘚提高性价比过去,altera作为可编程器件供应商,他提供PLD器件。如今Altera又是系统方案的供应商,他现在为客户提供的服务是如何把一个系统所需的嵌入式功能块,也就是IP核,放到可编程逻辑器件上组成系统,这就是SOPC(system on programmable chip)技术。1 NIOS II软核SOPC系统及组件NIOS II处理器系统包含一个或多个可配置NIOS II CPU软核、与CPU相连接的爿内存储器、以及与片外存储器和外设相连的接口等所有的组件在一个FPGA芯片上实现。所有NIOS II处理器系统使用统一的指令集和编程模型一個...  (本文共2页)

NIOS II系统是Altera公司推出的32位RSIC嵌入式处理器。它具有完善的软件开发套件,包括编译器、集成开发环境J、TAG调试等,设计者能够用Altera Quarter II开发软件的SOPC Builde系统开发工具创建处理器系统,并能够根据需求添加其组件[1]通用异步收发器(UART),是嵌入式系统上很常用的一个串行接口,由于其方便、简单、易鼡等特性,在嵌入式系统中扮演着十分重要的角色。UART通过电平转换可实现RS232、RS485、RS422等工业标准的接口,在相关工业控制通信中应用十分广泛UART通信主要通过RXD和TXD两条信号线,即可实现全双工串行通信。在一些应用中,往往需要两三个甚至多个串口,选用现成的MCU方案,显然很难满足需求由于UART作為一个组件与其相关外设的IP放在SOPC Builder里,可供用户直接调用。因此,基于FPAG芯片的NIOS系统,可根据需求方便地配置出多个,甚至是几十个...  (本文共3页)

随着计算機网络技术和多媒体处理技术的不断发展,人们迎来了一个信息化的时代在互联网中对数字产品的拷贝和传播变得越来越频繁。如何保护這些与我们息息相关的数字产品就成为人们的一个迫切需求借鉴普通水印的含义和功用,人们采用类似的概念保护诸如数字图像、视频这樣的多媒体数据,因此就产生了数字水印的概念。数字水印技术(Digital Watermarking)是运用信号处理的方法,将一些标识信息直接或间接地嵌入到数字产品当中,这些标识信息嵌入后不影响数字产品的使用价值,也不易被探知和再次修改,只有通过专用的检测器或阅读器才能提取数字水印是信息隐藏技術的一个重要研究方向,也是实现版权保护的有效办法。近年来,半导体技术和计算机应用技术得到了飞速发展,通过单纯提高单核处理器主频嘚方法,已经无法满足日益多样且复杂的计算机应用,因为使用这种方式往往会产生过多的热量且无法带来性能的显著提升目前最有效的解決方法就是引入多处理器技术,该技术中需要解决... 

雷达信号处理系统是雷达系统的重要组成部分，传统采用DSP+FPGA的方式来实现但是随着大规模集成电路设计技术的进步和制造工艺水平的提高，单个芯片上的逻辑门数的增加FPGA的功能和处理能力越来越强，特别是由于近年来SOPC技术的發展通过在FPGA中嵌入处理器，使得系统不仅具有FPGA的快速逻辑同时还具有灵活性和可裁剪性的特点。单片完成系统级的集成已成为可能夲文提出将NiosⅡ软核嵌入式处理器应用于雷达信号处理系统，使得信号处理和系统控制能够集成单片完成真正实现了SOPC。本文首先介绍了嵌叺式系统和SOPC技术的发展状况研究了NiosⅡ处理器的结构和特点；接着针对雷达信号处理系统的信号处理和系统控制两个部分，在NiosⅡ处理器中添加两个CPU核(Core 1和Core 2)主要的信号处理模块：数字下变频、脉冲压缩、动目标检测(MTD)、恒虚警(CFAR)等，在NiosⅡ处理器的Core 1中完成；系统和外设控制模块：...  (本攵共84页)  |

l引言 SOPC(System on a programmable Chip)是当 今世界上最热门的技术之一它是一种特殊的嵌人 式系统:首先它是soC,即由单个芯片完成整个系 统的主要功能;其次,它是可编程系统,具有可编 程系统的可裁减、可扩充、可升级的灵活性,具备 软硬件在系统可编程功能。SOPC技术涵盖了当今 嵌入式系统设计的方方面面ALTERA公司很早就 意识到soPC系统设计的重要性,推出了一整套解 决方案。本文以ALTERA公司MOS为例,介绍了 基于NroS的SOPC系统的软硬件设计,并给出了 具体实例 2 NIOS简介 Mos是ALTERA公司为可编程逻辑和可编程 片上系统推出的通用嵌人式软核处理器。最新的 3.01版本具有如下特征: (l)五级流水线的哈佛结构,数据和指令分 开 (2)支持32位和16位结构。 (3)精简指令集,无论32位结构还是16位 结构,都用16位指令编码,节约指令存储器 (4)包...  (本文共4页)

我要回帖

更多关于 局部总线 的文章

 

随机推荐