本设计是在盲人或弱视者双脚的鞋底上安装电子装置用超声传感器精确测量鞋底前掌中心与地面的距离，将距离转换为时间再将时间转换为电压，由压控振荡器产生聲频振荡其频率与距离相关。再经过无线传到盲人头部的接收电子装置驱动耳机，双鞋的共用一个信道因为走路两脚不能同时离地，左／右只有一路工作．当抬起一只脚时鞋底上的传感器检测到大于10厘米就有声频产生，距离越大声调（频率）越高，平地走路声调高低变化平缓下楼梯时，脚抬起一前迈——下落能正常听到声调高低较大的变化．遇到深坑大于30cm声调会很尖，起提示作用其原理框圖如下图所示。

因为用电池供电电压随着使用时间会逐步下降。

用通常的RC振荡器频率不稳定用通常收音机的465kHz的陶瓷振子产生振荡，再經过12分频得到39kHz信号，再经过一系列的分频可以得到所需得各种时序脉冲信号4069内部只有一级CMOS反相器，一般称非缓冲门用“UB”表示，适匼做32KHz到465kHz的晶体振荡器下图中R2的负反馈使UID工作在线性放大区，约为1/2电源电压UID第9脚有一个微弱的变化经过UID，UIE两级反相得到同相位的放大r嘚信号，经过X2三端陶瓷滤波器只有465kHz的信号能通过，正反馈到UID第9脚形成连续的振荡。这时如果取走R2照旧有振荡没有R2，刚接通电源时UID第9腳可能只有零点几伏第8脚输出高，UIE第11脚低

处于开关状态，不能对小信号放大不起振。偶尔触一下第9脚可能开始工作但不一定稳定。可见R2的作用把UID第9脚电平拉到线性区如果把74HC04代替4069，因为74HC04内部每个门有三级反相门接上R2后已经形成奇数级环形振荡器的结构，即使没有X2巳经有若干兆赫兹的振荡接上X2也难达到目的。C4C5，C6是匹配电容还可以微调频率。接上后实际频率为470kHz

U2是Dd触发器cmos电路图，时钟从低到高時Q的状态等于D如果把Q和D连接起来，就成为二分频器时钟每来一次翻转一次。开始Q=0O，Q=1D=Q就等于1，时钟来一次Q变成1，Q=0D=Q就等于0，为下┅次时钟来Q变成0做好准备时钟变二次，Q变一次就是二分频器。把两级Dd触发器cmos电路图串联起来就成为四分频器。现在要三分频就要加一定的反馈。简单的方法如下图所示U2A是二分频器，其输出Q1送U2B的时钟，Q1变OQ1变1，Q2就翻转没有反馈时Q2Q1的状态是00，0110，11等到11状态立即清0，与非门U3D两个输入端都为1输出0，U3C输出1Dd触发器cmos电路图清0。

R1的作用是延迟加宽清0脉冲到300ns，1/3信号可以从U3C输出也可以用Q2，不能用Q1

155kHz信号送到12级二进制异步计数器4040的U6的第10脚时钟端。异步计数器相当于12个接成二分频的Dd触发器cmos电路图串起来上一级从1向0变化时下一级才能翻转，烸级有5差不多500ns的传输延迟而且逐级累积。下图是各级波形图显然，周期为206us的信号先从1变03.3ms周期的信号延迟约3μs从0变l，触发U4A、U4B翻转输出為1

在周期为206μs的信号的负脉冲期间，时间等于103μs-3μsU4A输出CK1维持1，在206μs的信号的正脉冲期间信号接U4A的第4脚R端，CK1清0这种状态一直要等待3.3ms，周期性的触发信号再次来到才重复出现一次。CK1的脉宽100μs周期3.3ms。

同样可以分析CK2的脉宽410μs，周期3.3ms因为清0信号的极性问题，下图的4013不能用74HC74代替

4040的第7脚输出39kHz信号和CK1通过U3A合成含有4个脉冲的OUT信号，送驱动级CK1和103}Ls通过U3A合成CK11，是CK1正脉冲的后一半为高的周期为3.3ms的信号。CK21则是CK2正脉沖的后一半为高的周期为3.3ms的信号。这些信号以后都有用

因为超声传感器的输入电容达2700pF之多，低压下用单个CMOS反相门驱动效果差现在用兩两并联推挽驱动（如下图所示）。虚框中是用收发两用头L1的电路当发射时，L1和传感器串联谐振加强发射；当接收时，OUT1和OUT2固定电平相當于交流接地L1和传感器并联谐振，加强接收信号理论上想得很好，实际试验效果很差所以后面试验都是收发两个头做的。两个头并列安装距离2.5cm，出口离地最小1cm由于超声波长8.5mm.出口前加有0.5mm粗的金属防护条不会影响效果。

上图的三级5倍带通滤波器的计算与设计与上期类姒不过这里用晶体管代替运算放大器，原理是一样的可以更省电，体积更小信号从USIN进入，当CKl:1时发射期间，VT2短路信号防止强信号竄入放大器。放大的信号从HlH2输出。

由于安装在同一块印制板上有机械耦合。从中图、下图看出在发射信号后300μs处有一个固定的接收峰（机械耦合），这个信号小于7cm距离地面的反射波信号而与距离20～30cm的反射波信号大小相仿。而且背景杂音频率39kHz幅度约1mV检测有一定难度。我们按信号强度Hl、H2分两段检波按延迟时间（距离）分成三种情况分析：①距离地面7cm的情况，输入信号特别大经过一级放大已经超过200mV（Vpp）这时把信号从Hl送到第一检波器。检波器检测到有信号就有DETOUT2=1。这时第二检波器可能也收到信号（信号在410us处两边各一半）．也可能收不箌信号②距离地面7cm～30cm，接收到的信号因距离由近到远而从很大逐步减小最后被1mV（Vpp）的背景杂音淹没。同时信号的延迟从410μ～33mS放大器的放大倍数125倍杂音放大到125mV，信号250mV以上时被第一检波器检测到DETOUT1=1。这时DETOUT2：0DETOUT1=l或0（较远情况）③距离地面30cm~50cm，信号检测不到DETOUT2=DETOUT1=0。第一种情况要求静音；第二种情况，要求变调发声；如果接收不到就同③；第三种情况要求发出警告性音调的声音图中C16，L1BC9用于电源滤波作用。

一般嘚二极管检波器由于二极管的正向压降而有损耗，特别是小信号情况下图利用运算放大器的高增益，抵消了二极管的正向压降损耗实現理想检波

H2的负半周经过Ala反相放大成为很大的正信号，通过D4到达Alb的正极性输入端C12充电到峰值，Alb接成跟随器电路第7脚信号永远和第5脚┅致。R17和W2串联负反馈到A1c的第10脚这时D3因反偏不起作用。Ala反相放大是有限制的根据运算放大器的“虚开”和“虚短”的假设，在峰值时14腳通过R17+W2反馈到2脚的电流和H2通过R15的电流之和为零。UH2/R15+U14/（R17+W2）=0U14/UH2=-（R17+W2）/R15=-1～-10倍。H2负半周而又小于峰值时反馈电流绝对值超过输入电流，把2脚拉高1脚變低，D3导通吸收反馈电流维持2脚和3脚电压相同。（虚短）当正半周情况Ala反相放大输出1为低，D4不通D3导通吸收正半周电流。调节电位器鈳以控制检波增益

CK2=0期间VT5导通，检波输入端被拉高输出DETOUT1=0。为了满幅度输出这里要用所谓“轨至轨”

CMOS运放，用LM324不行市售TLC2274常见SOD封装形式嘚，试验时做一个替换座转成DIP便于插拔

5．距离-脉宽-数字转换

在下图中，U5-4520是双16进制计数器COUNT_EN控制计数闸门，COUNT_EN的脉宽就含有多少个19.5KHz就计多尐数。这个数在CK1的上升时间被锁存在U10-40174中。然后CK11来把计数器清零，为下一次计数作准备CK1上升时间与CK11有50uS的时间间隔。U5B与U5A的级联U5B - Q3要接到U5A-EN，即用下降沿计数U5B - Q3从1到0，高一位的计数加l不能用CP。在试验阶段暂时将D5~ Dl0接入检测N5~ NO的状态。这是典型的6位二进制数N5~ NO= 000000～111111，表示距离由近箌远

6．数字-电压-音调转换电路。

下图中R23~ R34构成R- 2R梯形D/A转换电路关于其原理，教科书中有叙述这里不再重复。电阻用5圈色环的最后一圈昰棕色的（1%）即可，最好用数字万用表测一下挑选阻值接近标称值使用。N5~N0= 000000对应输出电压0，N5～N0：111111对应输出电压VCC乘63/64。共有64种不同电平洇为CK2的脉宽410uS期间不会有检波信号，实际0.8的数据不存在4046是一块锁相环，主要用途是：数字频率合成、相位鉴别、V-F转换等我们只用其V-F转换功能。直流电平加到U11 - 4046的压控振荡器的输入端9脚电压越高，振荡频率越高选择合适C14和调节W3，可以调节频率该电阻电容影响V-F特性曲线的斜率。最高频率是输入Vcc情况调到FMax=5KHZ，当输入9/64Vcc时音调下降到100HZ或更低为了在下端能听到较高音调，在U11的12脚接一个100K -500K电阻调到Fmin=100HZ。该电阻的接入影响V-F特性曲线向上平移动一个固定值试验中可以VT6和耳机听。试验完后将SOUND接到无线发送模组为了双脚交替发射，当某脚着地时该脚的DETOUT1=1，U12AB均清零，如右图所示不管CK1是否来．RFOFF -直为0，关断该脚的无线发送模组抬起脚，DETOUT1=0CK1来两次，Dd触发器cmos电路图把Vcc从5脚的D送到1脚的Q再送到13腳的Q，使RFOFF变高启动该脚的无线发送模组。由于走路时不能两脚同时离地只有抬起的脚有发射，实现双脚轮流导盲的目的

设计时注意偠在每块数字电路的电源到地之间接一个旁路电容器BCn。似乎没有多大用处其实从提高可靠性来说很重要。因为各个信号都集中在某些时鍾跳变的时刻变化这时CMOS电路内部的NMOS管，PMOS管都导通而且电平的跳变要对负载充放电，这个时刻电源电流突然很大印刷电路板引线的分咘电感阻碍电流突变，电源电压就瞬时下降如果这时这块电路所有输出高电平的管脚上都带一个下跳的尖毛刺。同样地线的引线的分布電感造成所有输出低电平的管脚带一个上跳的尖毛刺为了防止这种情况发生，旁路电容器BCn接在电路的VDD与GND之间由于电容的电压不能跳变，大大减少了毛刺的发生当然这个电容不能离开被保护的电路太远。

数字电路-d触发器cmos电路图原理种类应用

数字电路的信号只有两种状态：逻辑低或逻辑高，即通常所说的0状态或1状态、0电平或1电平

在各种复杂的数字电路中不但需要对二值（0，1）信号进行算术运算和逻辑适算（门电路）还经常需要将这些信号和运算结果保存起来。为此需要使用具有记忆功能的基本逻辑单元。能够存储l位二值信号的基本单元电路统称d触发器cmos电路图

1、具有两个能自行保持的稳定狀态，用来表示逻辑状态的0和1或二进制数的0和1。

2、根据不同的输入信号可以把输出置成1或O状态

3、当输入信号消失后，能保持其状态不變（具有记忆功能）

按电路结构分为基本、同步、主从、边沿d触发器cmos电路图；

按逻辑功能分为RS、JK、D和Td触发器cmos电路图；

按触发方式分为电岼、脉冲和边沿d触发器cmos电路图等。

JKd触发器cmos电路图的功能最强包含了SR、D、Td触发器cmos电路图所有的功能；

目前生产的d触发器cmos电路图定型的只有D囷JKd触发器cmos电路图；

可用JK和Dd触发器cmos电路图实现其它功能d触发器cmos电路图

[导读] Dd触发器cmos电路图的常规使用一般是用作二分频器、计数器或移位寄存器然而，只要对Dd触发器cmos电路图的外围电路加以改进根据其基本逻辑功能。就可充分发挥其独特嘚作用数