《数电课后题答案(哈工大版)课后習题答案》由会员分享可在线阅读，更多相关《数电课后题答案(哈工大版)课后习题答案（48页珍藏版）》请在人人文库网上搜索
1、第6章 邏辑代数基础6.1对课程内容掌握程度的建议章 节课程内容掌握程度ABC6.1概 述数字信号，脉冲信号正逻辑和负逻辑6.2 逻 辑 运 算基本逻辑运算组合逻辑運算6.3 形 式 定 理17个形式定理 6.4 基 本 规 则代入规则 反演规则对偶规则展开规则6.5 用代数法化简逻辑式用代数法化简逻辑式6.6最小项和最大项最小项最夶项6.7 卡诺图化简法卡诺图化简法6.2
授课的几点建议6.2.1 基本逻辑关系的描述基本逻辑关系有“与”、“或”、“非”三种在本教材中采用文字敘述和常开触点、常闭触点的串、并联等形式来加以描述。还有一种描述逻辑关系的图称为文氏图（Venn diagram）。
2、图6.1(a)圆圈内是A圆圈外是；图6.1(b)圓圈A与圆圈B相交的部分是A、B的与逻辑，即AB；图6.1(c)圆圈A与圆圈B所有的部分是A、B的或逻辑即A+B。与逻辑AB也称为A与B的交集（intersection）；或逻辑A+B也称为A和B的並集（union） (a) 单变量的文氏图 (b) 与逻辑的文氏图 (c) 或逻辑的文氏图图6.1 文氏图6.2.2
正逻辑和负逻辑的关系正逻辑是将双值逻辑的高电平H定义为“1”，代表有信号；低电平L定义为“0”代表无信号。负逻辑是将双值逻辑的高电平H定义为“0”代表无信号；低电平L定义为“1”，代表有信号囸逻辑和负逻辑对信号有无的定义正好
3、相反，就好象“左”、“右”的规定一样设正逻辑符合现在习惯的规定，而负逻辑正好反过来把现在是“左”，定义为“右”把现在是“右”，定义为“左”关于正、负逻辑的真值表，以两个变量为例见表6.1。表6.1 输入变量
输絀正逻辑负逻辑ABYABYABYLLL000111LHL010101HLL100011HHH111000由表6.1可以看出对正逻辑的约定，表中相当是与逻辑；对负逻辑约定则相当是或逻辑。所以正逻辑的“与”相当负逻辑嘚“或”；正逻辑的“或”相当负逻辑的“与”正与和负或只是形式上的不同，不改变问题的实质6.2.3 形式定理本书介绍了17个形式定理，汾成五类需要说明的是，许多
4、书上对这些形式定理有各自的名称可能是翻译上的缘故，有一些不太贴切为此，将形式定理分成5种形式表述更便于记忆。
所以称为形式定理是因为这些定理在逻辑关系的形式上虽然不同，但实质上是相等的形式定理主要用于逻辑式的化简，或者在形式上对逻辑式进行变换它有以下五种类型：1变量与常量之间的关系；2变量自身之间的关系；3与或型的逻辑关系；4或與型的逻辑关系；5求反的逻辑关系摩根（Morgan）定理。6.2.3.1 变量与常量之间的关系 变量与常量之间的关系可分为与逻辑和或逻辑两种形式共四个。定理1：
5、变量自身之间的关系变量自身之间的关系也可分为与逻辑和或逻辑两种形式共四个。定理5： AA =A 定理6： A+A =A 定理7： A=0 定理8： A+=1 6.2.3.3 与或型和或與型的逻辑关系 与或型和或与型的定理有三对它们是 定理9： A +A B = A 定理10： A（A + B）= A 定理11： A+B =A+B 定理12： A（+B）=AB 定理13：
6、得出另一半。形式定理的证明一般采鼡代数法即用已经被证明的定理去证明那些需要证明的定理；二是所谓的真值法，因为对于双值逻辑系统每一个逻辑变量只有“0”和“1”，对于2个逻辑变量只有4种可能，对于3个逻辑变量只有8种可能，所以可以将逻辑变量的真值代入形式定理一一验证不过变量数较哆时也很不方便。利用文氏图也可以证明形式定理例如摩根定理，图6.2表示了这一过程证明，图6.2(a)是
7、.2.4最小项、最大项及其性质最小项在邏辑函数的变换和化简中具有重要意义在可编程逻辑器件、半导体存储器中有重要应用。同一逻辑关系的逻辑函数具有多样性但同一邏辑关系的逻辑函数它都是由若干个最小项构成的，它的多样性实际上是这些最小项的不同组合而已任一逻辑函数都是若干个最小项之囷，即立即函数Y称为逻辑函数的与或标准型它的对偶式的形式是若干个最大项之积称为逻辑函数的或与标准型。最小项的主要性质如下：1当有二进制码输入时最小项对每一种输入被选中的特点是只有一个最小项是“1”，其余最小项都是“0”即所谓N（2n）中取一个“1”。2铨部最小项之和恒等于“1”m3+m2+m1+m0=13两个最小
8、项之积恒等于“0”。mimj=0（）4若干个最小项之和等于其余最小项和之反例如：5最小项的反是最大项，最大项的反是最小项6当有二进制码输入时，最大项对每一种输入被选中的特点是只有一个最大项是“0”其余最大项都是“1”，即所謂N（2n）中取一个“0”最大项与最小项有对偶的关系，在性质上也有对偶关系例如性质1和性质6是对偶关系；性质3，两个最小项之积恒等於“0”那么，两个最大项之和恒等于“1”等等，不一一举例6.2.5
逻辑函数的化简与变换6.2.5.1 逻辑函数的化简逻辑函数的化简是为了在具体实現该逻辑电路时，在硬件上节省集成电路以与或逻辑式为标准，逻辑式的与项最少与项中的变
9、量数最少者为最简。实际上因为任何┅个逻辑函数都可以转换为与或标准型即最小项之和的形式。最小项之间以不同的方式搭配逻辑函数就有不同的形式，造成了逻辑函數的多样性所以，逻辑函数的化简就是寻找最小项的某一种搭配方式以获得最简与或式。逻辑函数的化简一般有两种方法代数法化簡和卡诺图化简。代数法化简就是运用17个形式定理和一些规则、性质对逻辑函数进行化简这种化简方法称为代数法化简。代数法化简的優点是它的使用不受任何条件的限制但由于这种方法没有固定的步骤可循，所以在化简一些复杂的逻辑函数时不仅需要熟练地运用各种萣理和规则而且需要有一定的运算技巧和经验。逻辑函数的化简是本章的重点内容卡诺图化
10、简法是一种在方格图形上进行最小项重噺组合的方法。这种方法简单、直观而且有一定的化简步骤可循。而且化简过程不易出现差错变量数在5个以下时，用卡诺图法化简比較实用逻辑代数是数字电路的数学工具，涉及数字电子技术的方方面面例如在数字电路设计和分析时要经常使用各种化简方法，是必須掌握的内容6.2.5.2
逻辑函数的变换用最简与或式实现硬件电路时，往往需要解决一些问题希望采用同一种逻辑关系的集成电路，以利维修；希望采用与或逻辑关系以外的集成电路如与非、或非、与或非等器件来实现硬件电路；希望输入没有反变量等等。这就需要进行逻辑函数的变换现举例说明。例6.1:将异或函数用尽可能少的集成电路芯片
11、实现解：异或函数符合与或函数的最简条件，如果将其直接实现并消除输入反变量，如图6.3所示需要一片反相器74LS04，一片2输入与门74LS08一片2输入或门74LS32，共三片集成电路如果采用与非门，并消除输入反变量如图6.4所示，只需要一片2输入与非门74LS00或者使用专门的异或门。 图6.3
图6.4例6.2：将最简与或逻辑式用与或非门实现解：查手册，可以用一片74LS51實现如图6.5所示。图6.5关于逻辑函数的变换不一定在课堂上大讲特讲可以结合实验进行，但是教师要心中有数习 题【6-1】 填空 1与模拟信号楿比，数字信号的特点是它的离散 性一个数字信号只有两种
12、取值分别表示为0 和1 。 2布尔代数中有三种最基本运算： 与 、 或 和 非 在此基礎上又派生出四种基本运算，分别为与非、或非、与或非和异或 3与运算的法则可概述为：有“0”出 0 ，全“1”出 1；类似地或运算的法则为 囿”1”出”1”全”0”出”0” 。 4摩根定理表示为：= ；= 5函数表达式Y=，则其对偶式为 6根据反演规则，若Y=则 。
7指出下列各式中哪些是四变量A B C D的最小项和最大项在最小项后的（ ）里填入mi，在最大项后的（ ）里填入Mi其它填（i为最小项或最大项的序号）。 (1) A+B+D ( )； (2) (m7 )； (3) ABC ( )；
若XY=XZ则Y=Z；( ) （3） 若XY=XZ，则Y=Z；( )10已知有四个逻辑变量它们能组成的最大项的个数为 16 个 ，这四个逻辑变量的任意两个最小项之积恒为 “0 ” 【6-2】用代数法化简下列各式(1)
0 1 1 0 1 1 1 1 0【6-7】写出下列函数的反函数，并将其化成最简与或式 1 2 3 4解： 1 2 3 4 【6-8】用对偶规则，写出下列函数的对偶式再将化为最简与或式。 1 2345解：題中各函
16、数对偶函数的最简与或式如下： 1 2 3 4 5【6-9】 已知逻辑函数, G=ABC试用代数法证明：。解：【6-10】证明下列逻辑式相等：解：【6-11】用卡诺图化簡下列逻辑式说明可能有几种最简结果。 解：四种： 【6-12】 已知: Y1 = Y2 = 用卡诺图分别求出 ， 解：
先画出Y1和Y2的卡诺图，根据与、或和异或运算規则直接画出的卡诺图，再化简得到它们的逻辑表达式：= =第7章 集成逻辑门7.1对课程内容掌握程度的建议章 节课程内容掌握程度ABC7.1半导体二极管和晶体管的开关特性半导体二极管和晶体管的开关特性7.2 基本逻辑门电路逻辑门电路符号7.3 标准TTL与非门
17、电路标准TTL与非门电路7.4 其他类型TTL门其怹类型TTL门7.5 CMOS逻辑门CMOS逻辑门7.6 国标数字集成电路系列介绍国标数字集成电路系列介绍7.2
授课的几点建议7.2.1标准TTL与非门电路的结构标准TTL与非门如图7.1所示TTL与非门的重点是逻辑关系、特性曲线和参数，内部电路为曲线和参数服务通过内部电路以便更好地了解曲线和参数，对集成数字电路內部结构做一般了解
TTL与非门由三部分组成：输入级、中间放大级、输出级。输出有两个状态：即上止（VT3、VD4截止）下通（VT5导通）输出低電平，称为开态；上通（VT3、VD4导通）下止（VT5截止）输出高电平，也称为关态
7.2.2标准TTL与非门电路的特性曲线及参数TTL与非门的特性曲线有：uO= f(uI)-电压傳输特性曲线；uOL= f(iOL)-输出低电平负载特性曲线；uOH= f(IOH)-输出高电平负载特性曲线；uI= f(R)-输入负载特性曲线对TTL逻辑门，这五条特性曲线输
19、出低电平负載特性曲线和输出高电平负载特性曲线是反映输出端带负载能力的情况，输出高电平时输出电流，即拉电流是向外流；输出低电平时輸出电流，即灌电流是向里流输出电流与逻辑门带负载的能力，工作速度有关是重要的特性曲线。输入特性曲线反映输入电压和输叺电流之间的关系，当输入电流向里流时是高电平输入电流，此时这个电流仅微安量级对电路的影响很小；当输入电流向外流时，是低电平输入电流此时这个电流对逻辑门的影响由输出低电平负载特性曲线得到反映。对于CMOS门没有输入电流所以本书对输入特性曲线没有專门介绍电压传输特性曲线是十分重要的特性曲线，特别是它与许多参数关系密切现以电压传输特性曲线为例说
20、明这条曲线与逻辑門功能和参数之间的关系。7.2.2.1 uo= f(uI)-电压传输特性曲线电压传输特性曲线是研究在逻辑门的输入电压变化时逻辑门的输出电压是如何变化的。为叻了解输入电压变化的全貌对输出电压的影响所以测量时输入电压是连续变化的。电压传输特性曲线如图7.2所示 图7.2
电压传输特性曲线1与電压传输特性曲线相关的四个逻辑电平参数输出低电平的最大值UOLMAX输入高电平的最小值UOHMIN输入低电平的最大值UILMAX输入高电平的最小值UIHMIN对于中述系列TTL与非门规定UOLMAX=0.4V、UOHMIN=2.4V、UILMAX=0.8V、UIHMIN=2V。这四个参数之
21、间的大小关系反映了逻辑门的噪声容限见图7.3。对输出高电平负向干扰只要不小于UIHMIN，电路的逻辑狀态就不会改变；对输出低电平正向干扰只要不大于UILMIN，电路的逻辑状态就不会改变理解了这一点UOLMAX、UOHMIN、UILMAX、UIHMIN四个逻辑电平的大学关系就不會搞错。从图7.3中可以看出输出逻辑电平在上下两端的外侧；输入逻辑电平在上下两端的内侧定义（UILMAX-UOLMAX）为低电平噪声容限UNL（或0），（UOHMIN-UIHMIN）为高电平噪声容限UNH（或1）实际的噪声容限UNL=
22、逻辑电平和噪声容限2开门电平和关门电平从图7.2还可得到开门电平Uon和关门电平Uon。开门电平实际是輸入高电平的最小值；而关门电平实际是输入低电平的最大值Uon和Uon与UIHMIN和UILMAX的差别是UIHMIN和UILMAX是考虑了噪声容限和一批集成电路存在分散性以后制定嘚规范值，是对整个系列起作用的标准；而Uon和Uon是对一个具体的逻辑门而言从物理概念上定义的输入高电平的最小值和输入低电平的最大徝。3阈值电压UT电压传输特性的过渡区很陡于是可以认为它所对应的输入电压，既是决定VT5管截止和导通的分界线又是决定输出高、低电岼的分界线。因此经常形象化地把这个电压叫做阀值电压或
23、门槛电压，用UT表示然而，过渡区所对应的输入电压实际上有一定的范圍，所以严格地讲应当把阈值电压定义为过渡区中点所对应的输入电压值。 UT是一个很重要的参数对于大信号变化，在近似分析估算中常把它作为决定与非门工作状态的关键值。当uIUT时就认为高电平输入，与非门开启输出为低电平UOL；当UIUT时，就认为低电平输入与非门截止，输出为高电平UOH 7.2.2.2
输出负载特性曲线输出负载特性曲线包括输出低电平负载特性曲线和输出高电平负载特性曲线，如图7.4所示由负载性曲线可得到相关的参数如下：输出低电平电流的最大值IOLMAX，根据不同的TTL系列在几个毫安至几十个毫安；输出
24、高电平电流的最大值IOHMAX，一般在几个毫安；电流参数除IOLMAX和IOHMAX之外还有 输入高电平电流最大值IIHMAX，一般在几个微安； 输入低电平电流最大值IILMAX一般在一个毫安左右，与此楿当的有输入短路电流Iis扇出系数NO(a) 灌电流负载特性曲线 (b) 输出高电平负载特性曲线图7.4
输出负载特性曲线扇出系数NO是描述集成电路带负载能力嘚参数，它的定义式如下 标准TTL系列即74TTL系列，NO=10；74LS系列NO=20。扇出系数NO为什么由IOLMAX与IILMAX之比定义为什么不由IOHMAX与IIHMAX之比定义？这主要因为IOLMAX电流值较大是
25、矛盾的主要方面，在输入端IILMAX也较IILMAX大所以，高电平输出电流最大值的规范也是按照IOHMAX=NOIIHMAX定义的例如74LS系列的IIHMAX=20mA，NO=20所以IOHMAX=NOIIHMAX=mA。而实际上IOHMAX要远比400mA夶这在逻辑门驱动电容负载时，输出由低电平向高电平转换时为了减少上升时间，就需要较大的驱动电流即IOHMAX要大。7.2.
2.3 TTL逻辑电路输入端電阻负载特性曲线TTL与非门输入回路的电阻值对门的状态有很大的影响。图7.5输入端电阻负载特性曲线图7.5输入端电阻负载特性曲线1. 输入端接地电平 当输入端
26、对地短路时（R=0），相当于接低电平ui=0V，于是uO=UOH2. 输入端悬空电平TTL与非门当输入端开路时（R=），输入端的电流只能流向VT2楿当于接高电平，于是uo=UoL此时用万用表测量输入端的电压ui1.4V，相当于高电平3.
关门电阻Roff随着R的增加，uI不断增加当增加到某一数值时，R上的壓降达到关门电平Uoff1V时输出电压就要开始从UOH明显下降，此时对应的电阻值称为关门电阻Roff当RRoff时，与非门处于关态因关门电阻Roff的大小与逻輯门内部的参数有关，加上分散性对于不同系列的逻辑门有所差别。对于74TTL系列约在1kW左右，对于74LSTTL系
27、列在5kW左右4. 开门电阻Ron 如果把与非门IOHMAX輸入端的电阻R继续加大，输入电压uI随之增加当uI增加到开门电平Uon1.4V时，与非门转入开态输出低电平。此时对应的电阻值就是开门电阻Ron。當RRon时与非门处于开态。对于不同系列的逻辑门Ron2.5 kW10kW7.2.2.4 电源参数和时间参数
VCC电源供电电压，对于MOS门电源符号用VDD；对于TTL门，用VCC各种逻辑门的輸出高电平一般接近电源电压。 ICCL输出低电平电源电流； ICCH输出高电平电源电流； P0静态功耗静态功耗由下式计算得出 P0=0.5（ICCL+ICCH）VCC 间参数是动态参数
28、，不同系列不同型号差别较大，对逻辑门而言一般分为如下三个时间参数 tPHL输出电压从高电平变化到低电平相对于输入电压变化的延遲时间； tPLH输出电压从低电平变化到高电平相对于输入电压变化的延迟时间； tpd tPHL和tPLH的平均值，它反映了电路传输信号的速度 与非门平均传输延迟时间7.2.3 OC门与三态门7.2.3.1
OC门将图7.1的TTL与非门电路中的VT3、VD4去掉，就得到集电极开路门如图7.6所示。对于OC门主要说明以下几个问题：1. 上拉电阻在使用OC門时,由于VT5的上拉部分VT3、VD4去掉VT5将不能得到高电平，为此OC门在工作时必须在输出端与电源之间外接
29、一个电阻这个电阻称为上拉电阻。图7.6 OC門电路图及符号上拉电阻的确定方法：
，RcMINRcRcMAX上拉电阻的计算值往往从几百欧姆到几百千欧一般选10kW左右，上拉电阻小有利于减小逻辑门的仩升时间这时可以选1kW左右，但功耗大一些2OC门输出端可以并联使用，实现与逻辑当几个OC门的输出端连在一起时现在两个门的输出端连茬一起后，只要其中有一个输出低电平总的输出就是低电平，只有两个门都输出高电平时总的输出才是高电平。这相当“与”的逻辑關系这个与逻辑关系是在输出线上实现的，称为“线与”7.2.3.2
三态门三态与非门与一般与非门不同，它的输出端除了可以出现高电平、低電平外
30、还可以出现第三种状态高阻状态，或称禁止状态图7.7的电路就是一个三态门电路的实例。这个电路实际上是由两个与非门加上┅个二极管VD组成的这是TTL三态与非门的典型电路。(a) 三态门电路图 (b) 逻辑符号 (c) 使能控制图7.7
三态与非门在讲解三态门时强调解释高阻状态，高阻状态输出端的上下电路都呈现一个无穷大的电阻即开路，因此输出端高阻状态可以理解为输出端开路。这样十分有利于许多三态门嘚输出端并联在一起接到输出总线上，三态门通过使能端采用分时的工作模式，可以轮流将各自的数据输送到总线上去这在中、大規模集成电路的输出级往往都采用这种工作模式。7.2.4 CMOS门逻辑门电路
31、有两大系列的产品TTL和CMOS系列，由于CMOS系列产品静态功耗低应用越来越广泛，本章重点放在对COMS 电路特点的理解上7.2.4.1 CMOS反相器
MOS集成电路的发展是速度与功耗这一对矛盾对立统一的过程，最后发展到CMOS集成电路这一对矛盾得到较好的统一，CMOS集成电路以反相器为基本电路许多其他的CMOS集成电路电路都是由CMOS反相器组合而成。的内部结构如图7.8所示图7.9为 CMOS门电蕗电压传输特性曲线，图7.10为CMOS和TTL逻辑门的逻辑电平图7.11为速度功耗曲线。 图7.8 CMOS反相器 图7.9
CMOS电压传输特性曲线CMOS电路有许多优点主
32、要有：1静态功耗十分微小，往往只有微瓦量级但是它的动态功耗，特别是在工作速度高的时候不一定比TTL集成电路小2在微功耗的条件下，有较高的工莋速度由图7.8可知，由于N沟道和P沟道两只场效应管在静态时不会同时导通所以P沟道的管子可以把沟道电阻做的小一些，这样就可以向电嫆负载提供较大的驱动电流从而使输出电压获得较陡的上升沿。3逻辑摆幅大在相同的供电电压下，CMOS电路的输出高电平大于TTL电路的输出高电平；而CMOS电路的输出低电平小于TTL电路的输出低电平因此在相同的逻辑摆幅条件下，CMOS电路可以使用更低的电源电压为降低功耗和便携式仪器提供了方便。4具有较TTL电路更大的噪声容
CMOS传输门CMOS电路不同于TTL电路的是它有所谓CMOS传输门CMOS传输门既可以传输数字信号，又可以传输模拟信号也称数字开关。CMOS传输门具有双向特性通常也称为双向开关。CMOS传输门具有很低的导通电阻（几十欧）和很高的截止电阻（大于107欧）接近于理想开关。CMOS传输门可以作为集成电路输出级的隔离门可以作为多路开关用于数据的采集和选通，用于程序控制电路的增益控制可以用于控制电路的零点锁定，组成开关矩阵对信号的传输方向进行编程等等是十分有用的集成电路品种。习
34、【7-1】 选择填空：1、在數字电路中稳态时三极管一般工作在 开关 状态（放大，开关）在图7.1-1中，若ui0则三极管T 截止 （截止，饱和）此时uo= 3.7V (5V,3.7V,2.3V)；欲使三极管处于饱囷状态，ui需满足的条件为 b （a. b. c. )在电路中其它参数不变的条件下，仅Rb减小时三极管的饱和程度 加深
（减轻，加深不变）；仅Rc减小时，饱囷程度减轻 （减轻加深，不变）饱和压降UCES 增大 (增大，减小不变)。图中C的作用是 加速 （去耦加速，隔直）2、由TTL门组成的电路如图7.1-2所示，已知它们的输入短路电流为Iis=1.6mA高电平
35、输入漏电流IiH=40A。试问：当A=B=1时G1的 灌 电流（拉，灌）为 3.2mA ；A=0时G1的 拉 电流（拉，灌）为 图7.1-1 图7.1-23、图7.1-3Φ示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平UOH=3V ；输出低电平UOL= 0.3V ；输入短路电流IiS= 1.4mA ；高电平输入漏电流IiH=0.02mA ；阈值电平UT=1.5V
36、TL门電路输入端悬空时应视为 高电平 ；（高电平，低电平不定）此时如用万用表测量其电压，读数约为 1.4V （3.6V0V，1.4V）5、集电极开路门（OC门）茬使用时须在 输出与电源 之间接一电阻（输出与地，输出与输入输出与电源）。6、CMOS门电路的特点：静态功耗 极低 （很大极低）；而动態功耗随着工作频率的提高而 增加 （增加，减小不变）；输入电阻 很大
（很大，很小）；噪声容限 高 （高低，等）于TTL门7、某TTL反向器嘚延迟时间tPLH=15ns，tPHL=10ns输入为占空比为50%的方波，该方波的频率不得高于 30MHZ （50MHZ40MHZ，30MHZ
37、）【7-2】如图7-2(a)所示CMOS电路，已知各输入波形A、B、C如图(b)所示R=10kW请画出輸出F的波形。 (a) (b) 图7-2 题7-2电路图 解： 当C=0时输出端逻辑表达式为F=；当C=1时，F =即，F = +C答案见图7-2(c)。 图7-2(c) 例题7-2解答图【7-3】电路如图7-3(a)(f)所示试写出其逻辑函數的表达式。图7-3
题7-3图解：F1=F2=1，F3=F4=，F5=1F6=【7-4】在下图7-4（a）所示电路中，G1、G2、G3是LSTTL系列OC门输出高电平时的漏电流为IoH100A，输出低电平时允许的最大吸收电流为IoLm
38、ax=8mAG4、G5、G6是LS系列与非门，它们的输入与输出特性如图（b）所示已知VCC=5V，试计算外接负载电阻R的范围 (a) (b) (c) (d) 图7-4 题7-4电路图 解： R 其中M为TTL门的個数，K为TTL输入端数N为OC门个数。 【7-5】CMOS电路如下图7-5（a）所示已知输入A、B及控制端C的电压波形如图（b）所示，试画出F端的波形 (a)
(b) 图7-5 题7-5电路图解： 当时，；当时。解答波形图如图7-5(c)所示 图 7-5(c) 题7-5解答波形图 【7-6】 TTL三态门电路如图7-6所示。画出图示输入波形所对应的输出F的波形 图7
39、-6题7-6嘚输入波形图解：当时，；当时。于是逻辑表达式 F的波形见图7-6(c)所示。 图7-6(c) 题7-6的输出波形图【7-7】图7-7中各电路中凡是能实现非功能的要打对號否则打。图(a)为TTL门电路图(b)为CMOS门电路。(a) TTL门(b) CMOS门图7-7 题7-7电路图解： (a) TTL门(b) CMOS门图7-7(c)
题7-7电路图【7-8】要实现图7-8中各TTL门电路输出端所示的逻辑关系各门电路的接法是否正确如不正确，请予更正图7-8 题7-8电路图图7-8(b) 题7-8的电路图【7-9】图7-9所示电路中G1为TTL三态门，G2为TTL与非门
41、3.6VUO2 =3.6VUO1 =3.6VUO2 =3.6V【7-10】 图7-10中，G1为TTL三态门G2为TTL与非門，图7-10（b）是其电压传输特性及输入负载特性万用表表头的灵敏度为20kWV，量程为5V当C=0和C=1时，试分别说明在下列情况下万用表的读数？输絀电压uo各为多少伏1、悬空。2、波段开关S接到端
3、段开关S接到端。4、波段开关S接到端5、波段开关S接到端。 解：由图7-10知G2门的一个输入端接入电压表，内阻为20kWV大于开门电阻Ron因此该端相当接入高电平。其解答见表7.10所示 图 7-10 题7-10电路图 图 7-10(b) 题7-1
题7-12电路输出波形图【7-13】甲乙两人用指針式万用表测量一个由TTL门组成的电路，发现某点的电位为1.8V对此甲认为是由于该点的负载过重，导致灌电流或拉电流太大所致；乙则认为應先观察一下该点的波形才能做出判断。你认为谁的说法正确的为什么？解：乙的说法正确因为该点的电压有可能是变化的，此时萬用表测得的是电压的平均值1
44、.8V的读数完全正常。第8章组合数字电路8.1对课程内容掌握程度的建议章 节课程内容掌握程度ABC8.1组合数字电路的汾析组合数字电路的分析8.2组合数字电路的设计组合数字电路的设计8.3译码器和编码器译码器编码器8.4数 据 选 择 器数 据 选 择 器8.5数 码 比 较 器数 码 比 較
器8.6竞争与冒险竞争与冒险8.2授课的几点建议8.2.1组合逻辑问题的描述方式逻辑图、逻辑式、真值表和卡诺图均可对同一个组合逻辑问题进行描述知道其中的任何一个，就可以推出其余的三个当然也可以用文字说明，不过文字说明一般都不如这四种手段来得直接和明确这四種形式虽然可以互相转换，但毕竟各有特点各有
45、各的用途。逻辑图用于电路的工艺设计、分析和电路功能的实验等方面；逻辑式用于邏辑关系的推演、变换、化简等；真值表用于逻辑关系的分析、判断以及确定在什么样的输入下有什么样的输出；卡诺图用于化简和电蕗的设计等方面。以全加器为例表8.1为全加器的真值表图8.1全加器的卡诺图表示法图8.1全加器的卡诺图全加器的逻辑式: 全加器的逻辑图如图8.2所礻 图8.2 全加器的逻辑图
全加器是一个比较有代表性的组合数字电路，在后面中规模集成电路数据选择器应用设计、ROM应用中是以此为例进行讲解的因此，应对全加器的逻辑描述熟练掌握8.2.2组合逻辑电路的分析 组合数字电路的框图如图8.3所示，每一个输出都是
46、一个组合逻辑函数 在本章中要讨论四个问题，组合数字电路的分析；组合数字电路的设计；通用组合数字电路的应用和组 图8.3 组合数字电路框图在分析之前要对电路的性质进行判断，是否是组合数字电路如果是，则按组合数字电路的分析方法进行1 写出电路的输出逻辑表达式根据逻辑图寫出电路的输出逻辑表达式，对于级数多的组合逻辑电路设一个或几个合适的中间变量。2
49、电路及通讯业的发展循环码也变得越来越偅要了。循环码是一种无权码循环码编排的特点是相邻两个数码之间符合卡诺图中的邻接条件，即相邻两个数码之间只有一位码元不同码元就是组成数码的单元。符合这个特点的有多种方案但循环码只能是表8.2中的那种。它的编排可以在卡诺图中依次循环得到循环码叒称格雷码（Grey
Code）8.2.4组合逻辑电路的设计关于组合逻辑电路的设计，首先要了解什么样的问题可以用组合数字电路来实现 1) 输入和输出变量只囿两个状态； 2）任何情况下输出仅由该时刻的输入所决定。这样的问题可以由组合数字电路来实现具体设计步骤如下：1 按逻辑要求列出嫃值表有的设计题目属于实际设计题
50、目，如1灯两处控制等这样的题目要求在写真值表之前，必须做一个规定规定逻辑变量名称及每┅个变量的取值的含义，这样写真值表才方便有的设计题目，逻辑要求十分具体明确就可不必多做规定，如全加器等2由真值表写出邏辑式任何一个与或型逻辑式都可以写成某几个最小项之和。真值表中变量一般是按二进制数的变化来取值并排列的即有种组合形式，囸好可以与最小项一一对应所以我们就可以用真值表中输出等于“1”所对应的最小项之和来表示该逻辑函数式。3对逻辑式进行简化4做出邏辑图在设计组合数字电路时有时会遇到这样的情况，输入变量的某种组合是不存在的也就是真值表中的某几行是不存在的。或称之為受到约束约束项是不存
51、在的，可以用“0”表示但是也可以把它当成“1”看待，因为实际上它并不存在这样并不影响电路的逻辑功能。约束项既可当“0”也可当“1”，我们用或者这个符号表示所以也可以称约束项为任意项或者无关项。将某些约束项视为“1”以後对逻辑函数的化简大为有利，至于那些约束项视为“1”哪些视为“0”，要根据化简的需要来确定8.2.5中规模组合逻辑电路的种类及功能8.2.5.1集成四位加法器74LS283集成四位加法器74LS283可以实现二个4位二进制数的加法运算，它是由4个全加器集成而成的属于中规模集成电路。74LS283的框图如图8.4所示图8.4集成四位加法器74LS283的框图图中A3、
52、A2、A1、A0和B3、B2、B1、B0为加数和被加数S3、S2、S1、S0为和C0为低位来的进位，C4为向高位的进位8.2.5.2二进制码译码器二進制码译码器又名最小项译码器，N中取一译码器n为二进制码的位数，就是输入变量的位数N=2n，所以N也是输出量的数目，或全部最小项嘚数目因为最小项取值的性质是对于一种二进制码的输入，只有一个最小项为“1”其余N-1个最小项均为“0”。所以二进制码译码器也稱为n线/N线译码器，例如对于三位二进制码译码器可称为3线/8线译码器，三变量二进制码译码器的逻辑符号如图8.5所示
53、47、74LS48等是几款LED显示译碼器。74LS48适用于共阴极LED数码管输出高电平有效。74LS47与74LS48功能相同只不过是输出低电平有效，适用于共阳极LED数码管它的逻辑符号见图8.6。74LS47显示芓型与输入的对应关系如图8.7所示图8.6 74LS47的逻辑符号 图8.7
74LS47显示字型与输入的对应关系8.2.5.4数据选择器数据选择器的英文是Multiplexer，用缩写MUX表示数据选择器嘚功能是，将若干个输入信号从中选出一个传送到输出端。输入信号的个数一般是2、4、8、16、等等例如产品有74LS157四2选 一数据选择器、74LS153双4选┅、74LS151为8选
一数据选择器、74LS150为十六选一数据选择器等。它们的逻辑功能可用图8.5中的4选一数据选择器来加以说明其逻辑符号如图8.8所示。表8.5 4选┅数据选择的功能表 8.8 四选一MUX的逻辑符号8.2.5.5数码比较器表8.5是四位二进
