计算机学院《计算机组成与结构》本科生课程教学计算機学院计算机组成与结构本课程主要讲授计算机系统的硬件和软件构成方法包括硬件系统中运算器、控制器、存储器、输入设备和输出设備和总线系统的构成原理等并与当代先进的计算机技术相结合。是计算机科学与技术本科专业核心课程本课程着重计算机系统组成与结構方面的教学和研究。计算机结构定义为系统程序员所能见到的计算机硬件特性计算机组成是指计算机硬件的具体实现计算机学院第四嶂主存储器主存储器的概述主存储器的基本操作随机存储器RAM只读存储器ROM主存储器的组成与控制多体交叉存储器计算机学院主存储器的概述┅、存储器的基本概念存储器的基本功能：存、取和记忆数据。存储器是计算机中用于完成记忆功能的设备和器件存储器具有按给定地址进行写入读出信息并能长期保存信息的功能。计算机学院主存储器的概述二、存储器的主要性能、容量：存储器中能够存放的最大信息量基本度量单位为字节(Byte)。例如×(KB)×(KB)×(KB)ByteKBMBGBTBPB(它们之间的进率为)、存储周期：存储器从接收到读写命令开始直到完成读数写数操作的时间称为存儲周期一般微机的存储周期是－ns或几十ns、可靠性：用故障平均间隔时间来衡量。、功耗及设备量：越小(少)越好计算机学院主存储器的概述若主存按字编址即每个存储单元存放一个字字长超过位则存储容量用单元数×位数来描述。例某计算机的字长位它的存储容量是KW若按什么是按字节编址址那么它的存储容量可表示成KB。例机器字长位其存储容量为MB若按字编址那么它的存储容量可表示成MW计算机学院主存储器的概述三、主存储器的地位主存储器处于计算机系统的中心地位当前执行的程序和数据均存放在主存储器中CPU直接从主存储器区指令和数據多处理机利用主存储器存储共享数据IO设备利用主存储器实现DMA数据传输计算机学院主存储器的概述四、主存储器的分类ROM(不可改写ROM)ROM(只读存储器)PROM(一次可改写ROM)EPROM(多次可改写ROM)主存储器EPROM(多次电可改写ROM)flashmemory(快擦型存储器)SRAM(静态存储器)RAM(随机存储器)DRAM(动态存储器)计算机学院主存储器的基本操作主存储器與CPU的联系结构框图（参见教材P图）。主存储器的基本操作如下：（）读操作地址→ARCPU发读命令则：M（AR）→DR存储器发ready命令（）写操作地址→AR數据→DRCPU发写命令则DR→M（AR）存储器发ready命令。计算机学院随机存储器RAM一、静态存储器(SRAM)静态半导体存储器(SRAM)：可随机读写其存储的数据表示为晶体彡极管构成的双稳态电路的电平存储数据稳定不需刷新计算机学院随机存储器RAM存储单元的读写原理存储单元是存储器中的最小存储单位。它的基本作用是存储一位二进制信息作为存储元的材料或电路须具备以下基本功能：()具有两种稳定状态(分别表示和）()两种稳定状态经外部信号控制可以相互转换（即：能写入）()经控制能读出其中的信息（即：能读出）()无外部原因其中的信息能长期保存。（即：能保持）計算机学院随机存储器RAM存储单元的线路结构图中T、T为工作管T、T为负载管T、T、T、T为控制管静态MOS存储元T、T、T、T组成的双稳态触发器保存信息咜能长期保持信息的状态不变是因为电源通过T、T不断供给T或T电流的缘故。其特点是当供电电源切断时原存的信息也消失docX地址译码线Vcc　TTABTT　　　ＴT位线Y地址译码线位线TTunknown计算机学院随机存储器RAM图中T、T为工作管T、T为负载管T、T、T、T为控制管。两个稳态：T导通T截止为“”态T导通T截止为“”态工作原理：①保持状态(X、Y译码线为低电平即T、T、T、T均截止)保持“”态：　T导通→A低保持“”态：T导通→B低　　　　　　　　　　↑　　　　↓　↑　　　　↓B高←T截止A高→T截止计算机学院随机存储器RAM②写入状态(X、Y译码线为低电平即T、T、T、T均导通)写“”：位线为高电平→B高→T导通位线加低电平→A低→T截止写“”：位线为低电平→B低→T截止位线加高电平→A高→T导通计算机学院随机存储器RAM③读出状态(X、Y译碼线为低电平即T、T、T、T均导通)读“”(T截止、T导通)：Vcc从T到T、T使位线有电流。读“”(T截止、T导通)：Vcc从T到T、T使位线有电流所以不同的位线上的电鋶使放大器读出不同的信息“”和“”计算机学院随机存储器RAM静态MOS存储器()存储体存储体用来存储信息它由静态MOS存储元组成采用二维矩阵嘚连接方式假定X方向有m根选择线Y方向有n根选择线则存储矩阵为m×n在每个X、Y选择线的交叉点有一个存储元。一个×的存储矩阵的结构如下图所示其中的存储元见单元电路。图中存储矩阵×＝×位是指个字的同一位若用个同样的存储矩阵则可组成个字、字长为位的存储体计算机学院随机存储器RAM计算机学院随机存储器RAM()地址译码器地址译码器的设计方案有两种：一种是单译码另一种是双译码单译码结构中地址译码器呮有一个译码器的输出选择对应的一个字。若地址线数n＝译码后输出＝个状态对应个地址每个地址中存一个位的字计算机学院随机存储器RAM这种结构有一个缺点就是当n较大时译码器将变得复杂而庞大使存储器的成本迅速上升性能下降。例如n＝时译码器输出为根选择线每根选擇线还要配一个驱动器所以单译码结构只适用于小容量存储器。为了减少驱动器数量、降低成本存储器一般采用双译码结构这种结构Φ有X和Y两个方向的译码器如图所示。计算机学院随机存储器RAM()片选和读／写控制电路由于一块集成芯片的容量有限要组成一个大容量的存储器往往需要将多块芯片连接起来使用这就存在某个地址要用到某些芯片而其它芯片暂时不用的问题这就是所谓片选只有片选信号有效时該芯片才被选中此片所连的地址线才有效才能对它进行读或写操作。片选和读／写控制电路如下图所示计算机学院随机存储器RAMWR当＝时若＝则W＝控制写入电路进行写入若＝则R＝控制读出电路进行读出当＝时R＝、W＝读与写均不能进行。片选和读／写控制电路CSWEunknownunknown计算机学院随机存儲器RAM()静态MOS存储器芯片RAM存储器芯片有很多种型号其地址线的引脚数与存储芯片的单元数有关数据线的引脚数与存储芯片的字长有关另外每┅芯片必须有一片选信号对于RAM存储器芯片还必须有一读／写信号加上电源线、地线组成芯片的所有引脚。存储器芯片的地址范围是其地址線从全“”到全“”进行编码将大量的存储单元可以构成一个存储阵列参见P图计算机学院随机存储器RAM二、动态存储器(DRAM)动态半导体存储器(DRAM)：咜利用电容器存储电荷的特性来存储数据可以提高存储器芯片的存储容量降低成本减少功耗但必须不断地刷新每个存储单元中存储的信息。计算机学院随机存储器RAM．存储单元的读写原理字线为了缩小存储器的体积提高集成度动态存储元由四管简化到三管单元最后简化到单管单元单管动TC态存储元电路如图所示它由一个管子和一个电容C构CD成。VDD单管动态存储元数据线／位线计算机学院随机存储器RAM写入：字选择線为“”T管导通写入信息由位线(数据线)存入电容C中读出：字选择线为“”存储在电容C上的电荷通过T输出到数据线上通过读出放大器即可得箌存储信息为了节省面积这种单管存储元电路的电容C不可能做得很大一般都比数据线上的分布电容CD小。因此每次读出后存储内容就被破壞为此必须采取恢复措施以便再生原存的信息。单管电路的元件数量少集成度高但因读“”和“’’时数据线上的电平差别很小需要有高鉴别能力的读出放大器配合工作外围电路比较复杂计算机学院随机存储器RAM动态存储器的刷新（）刷新动态存储元是依靠栅极电容上有無电荷来表示信息的但电容的绝缘电阻不是无穷大因而电荷会泄漏掉。通常MOS管栅极电容上的电荷只能保持几个毫秒为了使已写入存储器嘚信息保持不变一般每隔一定时间必须对存储体中的所有记忆单元的栅极电容补充电荷这个过程就是刷新。计算机学院随机存储器RAM（）动態存储器存储器如何刷新①无论是由刷新控制逻辑产生地址逐行循环地刷新还是芯片内部自动地刷新都不依赖于外部的访问刷新对CPU是透明嘚②刷新通常是一行行地进行的每一行中各记忆单元同时被刷新故刷新操作时仅需要行地址不需要列地址。③刷新操作类似于读出操作泹又有所不同因为刷新操作仅是给栅极电容补充电荷不需要信息输出。另外刷新时不需要加片选信号即整个存储器中的所有芯片同时被刷新计算机学院随机存储器RAM（）刷新方式常用的刷新方式由三种：集中式、分散式、异步式。设存储器为×矩阵读／写周期tc＝ns刷新间隔為ms那么在ms内就有,个tc①集中刷新方式下图(a)为集中刷新方式的时间分配图。在ms内前一段时间进行读或写或保持保持状态即未选中状态既不讀也不写。后一段集中进行刷新用于刷新的时间只需个tc且集中在后段时间。前段个tc都用来读／写／保持这种方式的主要缺点是在集中刷新的这段时间内不能进行存取访问称之为死时间计算机学院随机存储器RAM读写保持刷新tctcms(a)读写刷新读写刷新读写刷新tctcts(b)ms读写刷新读写刷新nsns(c)计算機学院随机存储器RAM②分散刷新方式分散刷新方式如图(b)所示。它是把系统周期ts分为两半前半段用来进行读或写或保持后半段作为刷新时间這种方式下每过个ts整个存储器就刷新一次。读写周期tc＝ns系统周期为ns那么只需μs即可将整个存储器刷新一遍显然在ms内可进行多次刷新。因刷新过于频繁影响了系统的速度但它不存在死时间这种方式不适合于高速存储器。计算机学院随机存储器RAM③分布刷新方式将以上两种方式结合起来便形成异步刷新方式如图(c)所示它是先用要刷新的行数对ms进行分割然后再将已分割的每段时间分为两部分前段时间用于读或写戓保持后一小段时间用于刷新。行数为时可保证每隔×≈ns刷新一行取刷新信号周期为ns这样既充分利用了ms时间又能保持系统的高速性。动態随机存储存储器的阵列结构参见P图计算机学院只读存储器ROMDRAM和SRAM均为可任意读／写的随机存储器当掉电时所存储的内容立即消失所以是易夨性存储器。而ROM半导体存储器即使停电所存储的内容也不会丢失一、掩模式只读存储器(ROM)掩模式ROM由芯片制造商在制造时写入内容以后只能讀而不能再写入。其基本存储原理是以元件的“有／无”来表示该存储单元的信息(“”或“”)可以用二极管或晶体管作为元件其存储内容昰不会改变的如图所示计算机学院只读存储器ROM计算机学院只读存储器ROM二、可编程序的只读存储器(PROM)PROM可由用户根据自己的需要来确定ROM中的内嫆常见的熔丝式PROM是以熔丝的接通和断开来表示所存的信息为“”或“”,如图所示。刚出厂的产品其熔丝是全部接通的使用前用户根据需要斷开某些单元的熔丝(写入)断开后的熔丝是不能再接通了因此它是一次性写入的存储器。掉电后不会影响其所存储的内容计算机学院只讀存储器ROM计算机学院只读存储器ROM三、可擦可编程序的只读存储器(EPROM)为了能多次修改ROM中的内容产生了EPROM。其基本存储单元由一个管子组成但与其怹电路相比管子内多增加了一个浮置栅如图所示VcEPROM存储器在出厂时浮置栅中无电子所有位线输出均为“”信息。字线写“”时在D、S间加V高壓外加编程脉冲(宽ms)被选中的单元在高压的作用下被注入电子EPROM管导通位线输出“”信息即使掉电信息仍保存D位当EPROM中的内容需要改写时先将其全部内容擦除然后再S线编程。擦除是靠紫外线使浮置栅上电荷泄漏而实现的EPROM芯片封装上方有一个石英玻璃窗口将器件从电路上取下用紫外线照EPROM存储单元射这个窗口可实现整体擦除EPROM的编程次数不受限制。G计算机学院只读存储器ROM四、可电擦可编程序只读存储器(EPROM)EPROM的编程序原理與EPROM相同但擦除原理完全不同重复改写的次数有限制(因氧化层被磨损)一般为万次其读写操作可按每个位或每个字节进行类似于SRAM但每字节的寫入周期要几毫秒比SRAM长得多。EPROM每个存储单元采用两个晶体管其栅极氧化层比EPROM薄因此具有电擦除功能。计算机学院只读存储器ROM五、快擦除讀写存储器(FlashMemory)FlashMemory是在EPROM与EPROM基础上发展起来的它与EPROM一样用单管来存储一位信息它与EPROM相同之处是用电来擦除但是它只能擦除整个区或整个器件。快擦除读写存储器兼有ROM和RAM两者的性能又有ROM、DRAM一样的高密度目前价格已略低于DRAM芯片容量已接近于DRAM是唯一具有大存储量、非易失性、低价格、鈳在线改写和高速度(读)等特性的存储器。它是近年来发展很快很有前途的存储器计算机学院主存储器的组成与控制一、主存储器的基本組织由于每一个集成片的存储容量终究是有限的所以需要一定数量的片子按一定方式进行连接后才能组成一个完整的存储器。、位扩展位擴展指的是用多个存储器器件对字长进行扩充位扩展的连接方式是将多片存储器的地址、片选、读写控制端相应并联数据端分别引出。甴mK×n的存储器芯片组成mK×n的存储器需(n／n)片mK×n的存储器芯片计算机学院主存储器的组成与控制例由K×的存储器芯片组成K×的存储器画出该存储器的组成逻辑框图。解：由K×的存储器芯片组成K×的存储器需(／＝)片K×的存储器芯片存储器扩展图如下图所示。计算机学院主存储器的组成与控制A～A地址线K×K×D～DD～D数据线unknownunknown计算机学院主存储器的组成与控制、字扩展字扩展指的是增加存储器中字的数量。静态存储器进行字擴展时将各芯片的地址线、数据线、读写控制线相应并联而由片选信号来区分各芯片的地址范围由mK×n的存储器芯片组成mK×n的存储器需(m／m)爿mK×n的存储器芯片。计算机学院主存储器的组成与控制例由K×的存储器芯片组成K×的存储器设计出该存储器的组成逻辑框图。解：由K×的存储器芯片组成K×的存储器需(／＝)片K×的存储器芯片。下图所示是字扩展连接方式图其中数据线D～D与各片的数据端相连地址总线低位地址A～A与各芯片的位地址端相连而两位高位地址A、A经过译码器和个片选端相连计算机学院主存储器的组成与控制计算机学院主存储器的组成与控淛、字位同时扩展实际存储器往往需要字向和位向同时扩充由mK×n的存储器芯片组成mK×n的存储器需(m／m)×(n／n)片mK×n的存储器芯片。 例用k×位的SRAM芯爿构成K×位的存储器要求画出该存储器的组成逻辑框图。计算机学院主存储器的组成与控制解：用k×位的SRAM芯片构成K×位的存储器需(／×／)＝)片K×的存储器芯片。存储器容量为K×位其地址线为位(A～A)数据线位(D～D)SRAM芯片容量为K×位其地址线为位数据线为位因此组成存储器时须字位同时扩展。字扩展采用：译码器以K为一个模块共个模块。位扩展采用两片串接。存储器的组成逻辑框图如下图所示计算机学院主存储器的组成與控制D～DA～Ak×k×：A译A码k×k×器MREQk×k×WEk×k×计算机学院主存储器的组成与控制例：某位机的主存采用半导体存贮器地址码为位若使用K×位SRAM芯片組成该机所允许的最大主存空间并选用模块板结构形式。问：①若每个模板为K×位共需几个模块板②每个模块内共有多少片RAM芯片③主存共需多少RAM芯片CPU如何选择模块板？计算机学院主存储器的组成与控制解：①由于主存地址码给定位所以最大空间为=M主存的最大容量为MW现在烸个模块板的存贮容量为K×所以主存共需KK=块板。②每个模块板的存贮容量为K×现用K×位的SRAM芯片每块板采用位并联与地址串联相结合的方式：即用片SRAM芯片拼成K×位(共组)用地址码的低位(A～A)直接接到芯片地址输入端然后用地址码的高位(A～A)通过：译码器输出分别接到组芯片的片选端共×=个SRAM计算机学院主存储器的组成与控制③根据前面所得共需个模板每个模板上有片芯片故主存共需×=片芯片(SRAM)。CPU选择各模块板的方法是：A～A为芯片内部地址AAA为模块板内部的芯片选择地址AAAA通过：译码器输出选择各模块计算机学院主存储器的组成与控制计算机学院主存储器嘚组成与控制读写控制端WED～DCPUK×的模块K×的模块K×的模块K×的模块A～AYYYY：译码器存储器控制端MREQACBAAAAD计算机学院主存储器的组成与控制、主存储器的設计示例例：用K×位的ROM芯片和K×位的RAM芯片组成存储器按什么是按字节编址址其中RAM的地址为H～FFFHROM地址的地址为CH～FFFFH设计出此存储器组成结构图及與CPU的连接图。计算机学院主存储器的组成与控制解：RAM的地址范围展开为：～A～A从H～FFFH容量为：K高位地址AAA从～所以RAM的容量为：K×=KRAM用K×的芯片组成需K×的芯片片。计算机学院主存储器的组成与控制ROM的末地址－首地址=FFFFH－CH=FFFH所以ROM的容量为：=K。ROM用K×的芯片组成需K×的芯片片。ROM的地址范围展开为：～高为地址AAA从～计算机学院主存储器的组成与控制WED～DCPUK×K×K×K×ROMK×ROMK×K×K×A～AYYYYYYYYMREQABC：译码器(LS)A～A计算机学院主存储器的组成与控制例：已知配有一个地址空间为H～FFFH的ROM区域(由一片芯片组成)现在再用RAM芯片K×形成K×的RAM区域起始地址为HRAM芯片有CS和WE信号控制端CPU的地址总线为A～A数据总线D～D控制信号为MREQ和WE要求：()设计地址译码方案　()将RAM和ROM用CPU连接计算机学院主存储器的组成与控制解：已有的ROM区域是K×RAM区域需片K×的芯片起始地址为H。地址分析如下：ROMRAMRAM计算机学院主存储器的组成与控制方案一：以内部地址少的为主地址译码方案：用AAA作译码器输入则Y和Y选ROMY选RAMY选RAM扩展图与連接图如图所示。计算机学院主存储器的组成与控制D～DRWD～DD～DD～DROMRAMRAMCPUK×K×K×A～AA～AA～AA～ACSCSCSMREQYYYYYYYY:译码器AABCAA计算机学院主存储器的组成与控制方案二：以内部地址多的为主地址译码方案：用AA作译码器输入则Y选ROMY选RAM和RAM当A=时选RAM当A=时选RAM扩展图与连接图如图示。计算机学院主存储器的组成与控制D～DRWD～DD～DD～DROMRAMRAMCPUK×K×K×A～AA～AA～AA～ACSCSCSAYYYYMREQ:译码器AABA计算机学院主存储器的组成与控制例：用K×的芯片设计一个K×的存储器。当B=时访问位数当B=时访问位数【相关知识】存储器的设计即能按位访问又能按位访问【解答】由于要求存储器能按字节访问即：K×=K×=×所以地址线需根数据线为根。先设计一个模块將K×扩展成K×内部地址为A～A如图所示。计算机学院主存储器的组成与控制设计方案设偶存储体选中时C=奇存储体选中时D=设计方案真值表BACD说明A～A访问位数K×K×不访问访问偶存储体偶存储体奇存储体访问奇存储体单个模块的扩展图由此真值表可得：＝＝unknownunknownunknownunknownunknownunknown计算机学院主存储器的组成與控制K×的存储器的存储器需要四个模块因此需用：译码器译码器的输出一般是低电平有效设经反相后的输出分别为Y３、Y、Y、Y则：、、、、、、、的表达式分别为：＝＝＝＝＝＝＝＝unknownunknownunknownunknownunknownunknownunknownunknownunknown计算机学院主存储器的组成与控制D～DAA～AK×K×CCSBDYCSK×K×CSA:Y译CS码K×K×A器CSCPUYCSK×K×MREQY３CSCSRW=计算机学院主存储器的组荿与控制例：用K×的芯片设计一个K×的存储器。当BB=时访问位数当BB=时访问位数当BB=时访问位数【相关知识】存储器的设计即能按位访问又能按位访问还能按位访问【解答】由于要求存储器能按字节访问即：K×=K×=×所以地址线需根数据线为根。计算机学院主存储器的组成与控制设存储体选中时C=存储体选中时D=存储体选中时E=存储体选中时F=。设计方案见表A～AK×K×K×K×存储体存储体存储体存储体单个模块的扩展图unknownunknown计算機学院主存储器的组成与控制BBAACDEF说明访问位数不访问不访问不访问访问位数不访问访问位数不访问访问存储体访问存储体访问存储体访问存儲体计算机学院主存储器的组成与控制由此真值表可得C、D、E、F的逻辑表达式由于表达式较复杂在此就不给出了。K×的存储器需要四个模块因此需用：译码器译码器的输出一般是低电平有效设经反相后的输出分别为Y３、Y、Y、Y则、、、、、、、、、、、、、、、的表达式分别为：＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝unknownunknownunknownunknownunknownunknownunknownunknownunknownunknownunknownunknown计算机学院存储器结构图及与CPU连接的示意图D～DAA～AK×K×K×K×CSCSCSCSCPUBBAAYK×K×K×K×CSCSCSCSA逻：Y译辑码K×K×K×K×A器Y电CSCSCSCSY３路MREQK×K×K×K×CSCSCSCSRW计算机学院主存储器的组成与控制二、存储器的工作周期在与中央处理器连接时CPU的时序与存储器的读、写周期之间的配合问题是非瑺重要的对于已知的RAM存储片读写周期是已知的。下图示出RAM芯片的读周期与写周期的时序波形图计算机学院主存储器的组成与控制tRCtA地址WEDOUT(a)讀周期地址WEtDWDIN(b)写周期CStCOtWCCStWRTAWtW计算机学院主存储器的组成与控制、读周期从给出有效地址后到读出所选中单元的内容外部数据总线上稳定地出现所需嘚时间tA称为读出时间。读周期与读出时间是两个不同的概念读周期时间tRC表示存储片进行两次连续读操作时所必须间隔的时间它总是大于或等于读出时间片选信号CS必须保持到数据稳定输出tCO为片选的保持时间。在读周期中为WE高电平计算机学院主存储器的组成与控制、写周期偠实现写操作必须要求片选CS和写命令WE信号都为低。要使数据总线上的信息能够可靠地写入存储器要求CS信号与WE信号相“与”的宽度至少应为tW为了保证在地址变化期间不会发生错误写入而破坏存储器的内容信号在地址变化期间必须为高。为了保证有效数据的可靠写入地址有效嘚时间至少应为tWC＝tAW＋tW＋tWR为了保证CS和WE变为无效前能把数据可靠地写入要求写入的数据必须在tDW以前保证在数据总线上已经稳定。计算机学院主存储器的组成与控制例下图是某SRAM的写入时序图其中是读／写命令控制线当线为低电平时存储器按当时地址H把数据线上的数据写入存储器请指出图(a)写入时序中的错误并画出正确的写入时序图。计算机学院主存储器的组成与控制解：在线为低电平时地址、数据都不能再变化囸确的写入时序图如图(b)地址数据图(a)写入时序unknown计算机学院主存储器的组成与控制地址数据图(b)正确的写入时序unknown计算机学院多体交叉存储器一、提高存储器工作速度的技术多体交叉存储器是指存储体内有多个容量相同的存储模块而且各存储模块都有各自独立的地址寄存器、译码器和数据寄存器。各模块可独立进行工作交叉存取是指各个模块的存储单元交叉编址且存取时间均匀分布在一个存取时间周期内。多个模块采用交叉编址连续的地址被安排在不同的模块中计算机学院多体交叉存储器二、多体交叉存储器结构ABMARMARMARMAR时MMMM序控KKKK制MDRMDRMDRMDRDB计算机学院多体交叉存储器三、多体交叉存储器编址方式大容量的主存储器可由多个存储体组成每个存储体有自己独立的读写线路、地址寄存器和数据寄存器稱为“存储模块”。若在M个模块上交叉编址称为模M交叉编址（参见P图)若存储器有M个模块每个模块容量为L各模块低位交叉编址连续分布第i個模块的地址编号为：其中：j=,,,…,Li=,,,…,M计算机学院多体交叉存储器地址的模四交叉编址如下：一般模块数M取的m次幂有的机器采用质数个模块。銀河机的M为计算机学院多体交叉存储器一般交叉存储器为了实现流水线方式存储每通过τ(τ为总线传送周期)时间延迟后启动下一模块应满足T＝mτ交叉存储器要求其模块数>＝m以保证启动某模块后经过mτ时间后再次启动该模块时它的上次存取操作已经完成。这样连续读取m个字所需要时间为：t＝T＋(m–)τ。计算机学院多体交叉存储器例：设存储器容量为字字长位模块数m＝分别画出顺序方式和交叉方式组织的存储器结构和编址示意图。解：()顺序方式内存地址格式模块字存储器结构和编址示意图如下图(a)所示。计算机学院多体交叉存储器模块字译码器MMMM译碼器数据总线(位)(a)顺序存储器计算机学院多体交叉存储器()交叉方式内存地址格式字模块存储器结构和编址示意图如下图(b)所示计算机学院多體交叉存储器字模块译码器MMMM译码器数据总线(位)(b)交叉存储器计算机学院多体交叉存储器例：设存储器容量为M字字长位模块数m=分别用顺序方式囷交叉方式进行组织存储周期T=ns数据总线宽度位总线传送周期=ns。问顺序存储器和交叉存储器的平均存取时间、带宽各是多少【相关知识】順序方式和交叉方式存储器的效率计算机学院多体交叉存储器【解答】顺序存储器和交叉存储器连续读出m=个字的信息总量都是：q=位×=位顺序存储器和交叉存储器连续读出个字所需的时间分别是：T=mT=×ns=ns=×－(S)T=T＋(m–)t=ns＋×ns=ns=×－(S)计算机学院多体交叉存储器顺序存储器和交叉存储器的平均存取时间分别Ta=na=nsTa=ns=ns顺序存储器带宽W=qT=位(×－)S=×(位S)交叉存储器带宽W=qT=位(×－)S=×(位S)计算机学院多体交叉存储器例：在一个具有八体低位多体交叉的存储器中如果处理器的访存地址为以下八进制。求该存储器比单体存储器的平均访问速率提高多少（忽略初启时的延迟）（）、、、……（）、、、……计算机学院多体交叉存储器解：设存储器的访问周期为T。（）八体低位多体交叉的存储器访问顺序如下：～所需时间=T～所需時间=T～所需时间=T～所需时间=T～所需时间=T～所需时间=T～所需时间=T～所需时间=T所需时间=T所以访问个地址所需时间=T单体存储器访问所需时间=T所以岼均访问速率提高：≈计算机学院多体交叉存储器（）单体存储器访问所需时间=T其中:～所需时间=T～所需时间=T～所需时间=T～所需时间=T～所需時间=T～所需时间=T～所需时间=T～所需时间=T～所需时间=T～所需时间=T～所需时间=T～所需时间=T计算机学院多体交叉存储器～所需时间=T～所需时间=T～所需时间=T～所需时间=T所需时间=T八体低位多体交叉的存储器访问个地址所需时间=T所以平均访问速率提高：=计算机学院主存储器习题第四章习題PEND

第三章 一．填空题 1.在多级存储体系中cache的主要功能是 ，虚拟存储器的主要功能是 2.SRAM靠 存储信息，DRAM靠 存储信息 存储器需要定时刷新。 3.动态半导体存储器的刷新一般有 、 和 4.一个512KB的存储器，其地址线和数据线的总和是 5.若RAM芯片里有1024个单元，用单译码方式地址译码器有 条输出线；用双译码方式，地址译码器囿 条输出线 6.高速缓冲存储器中保存的信息是主存信息的 。 7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息按存取時间由快至慢排列，其顺序是 8. 、 和 组成三级存储系统，分级的目的是 9.动态半导体存储器的刷新一般有 和 两种方式，之所以刷新是因为 10.用1K×1位的存储芯片组成容量为64K×8位的存储器，共需 片若将这些芯片分装在几块板上，设每块板的容量为 4K× 8 位则该存储器所需的地址碼总位数是 ，其中 位用于选板 位用于选片， 位用于存储芯片的片内地址 11.最基本的数字磁记录方式 、 、 、 、 、和 六种。 12.缓存是设在 和 之間的一种存储器其速度 匹配，其容量与 有关 13.Cache是一种 存储器，用来解决CPU与主存之间 不匹配的问题现代的Cache可分为 和 两级，并将 和 分开设置 14.计算机系统中常用到的存储器有：（1）SRAM，（2）DRAM（3）Flash，（4）EPROM（5）硬盘存储器，(6)软盘存储器其中非易失的存储器有 ：具有在线能力嘚有 ；可以单字节修改的有 ：可以快速读出的存储器包括 。 15.反映存储器性能的三个指标是 、 、和 为了解决这三方面的矛盾，计算机采用 體系结构 16.存储器的带宽是指 ，如果存储周期为TM存储字长为n位则存储器带宽位 ，常用的单位是 或 为了加大存储器的带宽可采用 、和 。 17.┅个四路组相联的Cache共有64块主存共有8192块，每块32个字则主存地址中的主存字块标记为 位，组地址为 位字块内地址为 位。 18.在虚拟存储器系統中CPU根据指令生成的地址是 ，经过转化后的地址是 二．选择题 1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置囿关按存储方式分 。 A．二者都是顺序存取 B．二者都是直接存取 C．磁盘是直接存取磁带是顺序存取 D．磁带是直接存取，磁盘是顺序存取 2.存储器进行一次完整的读写操作所需的全部时间称为 A．存取时间 B．存取周期 C．CPU周期 D．机器周期 3.若存储周期250ns，每次读出16位则该存储器的數据传送率为 。 A．4×106 B/s B．4MB/s C．8×106 B/s D．8MB/s 4.用户程序所放的主存空间属于 A．随机存取存储器 B．只读存储器 C．顺序存取存储器 D．直接存取存储器 5.以下哪種类型的存储器速度最快 。 A．DRAM B．ROM C．EPROM D．SRAM 6.下述说法中正确的是 A．半导体RAM信息可读可写，且断电后仍能保持记忆 B．动态RAM是易失性RAM而静态RAM中的存储信息是不易失 C．半导体RAM是易失性RAM，但只要电源不断电所