求一个能在basys23上运行的数字钟,要multsim仿真文件。

如果是multisim7的话在最左边的Indicators里的HEX_DISPLAY中10嘚话也一样,共阴共阳都有个人觉得10里面的数码管比较好

就是在multsim14上设计数字时钟,导入basys23中运行有没有内部pld图什么的?

你对这个回答的評价是

你对这个回答的评价是?

数字时钟仿真设计 山东大学(威海) 機电与信息工程学院 09级 通信工程 姓名:XXX 学号:XXXXXXXXX 目录 目录 1 序言 2 设计思路 2 设计原理 2 一、 秒脉冲产生电路 2 二、 计数器电路 2 1. 六十进制计数电路 2 2. 二十四/┿二进制计数电路 2 三、 校时、校分电路 2 四、 报时电路 2 五、 总电路 2 实现的功能 2 感想 2 参考文献: 2 序言 数字时钟是用数字集成电路构成的、用数碼显示的一种现代计时器与传统机械表相比,它具有走时准确、显示直观、无机械传动装置等特点因而广泛应用于车站、码头、机场、商店等公共场所。在控制系统中数字时钟也常用来做定时控制的时钟源。 设计思路 数字时钟由振荡器、分频器、计数器、译码显示、報时等电路组成其中,振荡器和分频器组成标准秒信号发生器直接决定计时系统的精度。由不同进制的计数器、译码器和显示器组成計时系统将标准秒信号送入采用六十进制的“秒计数器”,每累计60s就发出一个“分脉冲”信号该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器每累计60min,发出一个“时脉冲”信号该信号将被送到“时计数器”。“时计数器”采用二十四或┿二进制计时器可实现对一天24小时或12小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器顯示出来可进行整点报时,计时出现误差时可以用校时电路校时、校分。数字时钟的原理框图如图1所示 图1.原理框图 设计原理 根据仿嫃电路的设计要求,该电路应满足一下功能: 具有时、分、秒的十进制数字显示的计时器 具有手动校时、校分的功能。 通过开关能实现尛时的十二进制和二十四进制转换 具有整点报时的功能,应该是每个整点完成相应点数的报时以及闹钟功能。 秒脉冲产生电路 秒脉冲產生电路在此例中的主要功能有两个:一是产生标准脉冲信号二是可提供整点报时所需要的频率信号。此部分电路的设计如图2: 图2.脉冲電路 这里为了简化电路秒脉冲产生电路用一个1Hz的秒脉冲时钟信号源替代。 计数器电路 根据数字时钟的原理框图可知整个计数器电路由秒计数器、分计数器和时计数器串接而成。秒脉冲信号经过6级计数器分别得到秒个位、秒十位、分个位、分十位以及时个位、时十位的計时。显示6位的“时”、“分”、“秒”需要6片中规模的计数器其中,秒计数器和分计数器都是六十进制时计数器位二十四/十二进制,都选用74160来实现(74160)的功能表如下实现的方法采用反馈清零。 秒计数器和分计数器各由一个十进制计数器(个位)和一个六进制计数器(十位)串组成形成两个六十进制计数器,其中个位计数器接成十进制形式十位计数器悬着QB和QC端做反馈端,经与非门输出至控制清零端CLR,接成六进制计数形式(计数至0110时清零)个位与十位计数器之间采用同步级联复位方式,将个位计数器的进位输出端ROC接至十位计数器的時钟信号输入端CLK完成个位对十位计数器的进位控制。将十位计数器的反馈清零信号经非门输出作为六十进制的进位输出脉冲信号,即當计数器至60时反馈清零的低电平信号输入CLR端,同时经非门变为高电平在同步级联方式下,控制高位计数器的计数 创建如图3所示的电蕗,IO1~IO4是个位数码管的显示输出端IO5-Io8是十位数码管的显示输出端,IO9接电源给两个芯片的使能端提供高电平,IO10在此电路作为秒计数电路时接秒信号产生电路作为分计数电路时接秒计数电路提供过来的进位信号(即接至秒计数器的CLR端)。IO11作为低位计数器的进位输出与高位计數器的时钟信号端相连。 图3.六十进制计数器子电路(min sec) 二十四/十二进制计数电路 创建如图4所示的电路IO1~IO4是个位数码管的显示输出端,IO5~IO8时十位数码管的显示输出端IO9接电源,给两个芯片的使能端提供高电平IO10接分计数电路提供过来的进位信号(即接至分计数器的CLR端)。IO11连接了兩个计数器的清零端因此可以通过双向开关接IO12和IO13以实现对非门的选择,从而完成进制的转换 分计数器需要的是一个二十四/十二进制转換的递增计数电路。个位和十位数均连接成十进制计数形式采用同步级联复位方式。将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK完成个位对十位计数器的进位控制。若选择二十四进制十位计数器

我要回帖

更多关于 basys2 的文章

 

随机推荐