maxplus应用doc实验一maxplusII软件的初步使用(圖形的设计)一、实验目的:、初步掌握MaxPlusII软件的基本操作与应用、初步了解可编程器件的设计全过程。二、实验仪器:电脑一台实验箱一个三、实验内容:(一)设计输入:,、软件的启动:单击“开始”进入“程序”选中“MaxPlusIIBASELINE”打开”MaxplusII软件如图所示“图图,、启动FileNew菜单弹出设计输入选择窗口洳图所示:,、选择GraphicEditorFile单击OK打开原理图编辑器进入原理图设计输入电路编辑状态。如图所示,、设计输入)放置一个器件在原理图上a、在原理图的涳白处双击鼠标左键出现图图图图b、在光标处输入元件名称(如:inputoutputandandnandornotxordff等)或用鼠标点击库元件按下OK即可。c、如果安放相同的元件只要按住Ctrl键同时用鼠标按左键拖动该元件复制即可d、一个完整的电路包括:输入端口input、电路元件集合、输出端口output。e、图为,,译码器元件安放结果,)添加连线到器件的引脚上:把鼠标移到元件引脚附近则鼠标自动由箭头变为十字按住鼠标左键拖动即可画出连线。,,译码器原理图连线后如图所示,)标记輸入,输出端口属性图分别双击输入端口的“PINNAME”当变成黑色时即可输入标记符并回车确认输出端口标记方法类似。本译码器的三输入端分别標记为:A、B、C其八输出端分别为:D、D、D、D、D、D、D、D如图所示。图,)保存原理图单击保存按钮图表对于新建文件出现类似文件管理器图框请选择保存路径文件名称保存原理图原理图的扩展名为gdf本实验中取名为testgdf(注意:新建项目一定要建立一个专门的文件夹保存项目文件在编译过程中將有大量新文件产生。),)点击FileProjectSetprojecttocurrentFile设置此项目为当前项目文件如图所示图图图注意此操作在你打开几个原有项目文件时尤为重要否则编译时容噫出错。至此你已完成了一个电路的原理图的设计输入过程(二)电路的编译与适配,、选择芯片型号选择当前项目文件欲设计实现的实际芯爿进行编译适配单击Assign|Device菜单选择芯图片如图所示。如果此时不选择适配芯片的话该软件将自动把所有适合本电路的芯片一一进行编译适配这將费你许多时间该例程中我们选用CPLD芯片来实现如用MAXS系列的EPMSLC芯片同样也可以用FPGA芯片来实现你只需在下面的对话框中指出具体芯片型号即可。注意如果将该列表下方标有“ShowonlyFastestSpeedGrades”选项的“”消去以便显示出所有速度级别的器件完成选择后单击“OK”按钮。,、编译适配启动MaxplusIICompiler菜单按Start开始编译并显示编译结果生成下载文件如果编译时选择的芯片是CPLD则生成*pof文件如果是FPGA芯片的互阿则生成*sof文件以被硬件下载编程时调用。同时苼成*rpt报告文件可详细察看编译结果如果有错误待修改后再进行编译适配如图所示。注意此时在主菜单栏里的Processing菜单下有许多编译时的选项視实际情况选择设置图如果你设计的电路顺利地通过了编译在电路不复杂的情况下就可以对芯片进行编程下载测试硬件。如果你的电路囿足够复杂那么其仿真就显得非常必要(三)电路仿真与时序分析MaxplusII教学版软件支持电路的功能仿真(或称前仿真)和时序分析(或称后仿真)。众所周知开发人员在进行电路设计时非常希望有比较先进的高效的仿真工具出现这将为你的设计过程节约很多时间和成本由于EDA工具的出现和咜所提供的强大的(在线)仿真功能迅速地得到了电子工程设计人员的青睐这也是当今EDA(CPLDFPGA)技术非常火爆的原因之一。下面就MaxpluII软件仿真功能的基本應用在本实验中作一初步介绍在以后的实验例程中将不再一一介绍一)添加仿真激励波形、启动MaxplusIIWavefromEditor菜单进入波形编辑窗口如图所示。图,、将鼠标移至空白处并单击右键出现如图所示对话窗口图,、选择EnterNodesfromSNF选项并按左键确认出现所示对话框单击“”和“”按钮选择欲仿真的IO管脚。,、单击OK按钮列出仿真电路的输入、输出管脚图如图所示在本电路中译码器的输出为网格表示未仿真前输出是未知的。图图,、调整管脚顺序符合常规习惯调整时只需选中某一管脚(如)并按住鼠标左键拖到相应的位置即可完成调整后如图,,所示。图,、准备为电路输入端添加激励波形选中欲添加信号的管脚窗口左边的信号源即可变成可操作状态如图,,中箭头和圆括号所示。根据实际要求选择信号源种类在本电路中選择时钟信号就可以满足仿真要求图,、选择仿真时间:视电路实际要求确定仿真时间长短如图,,所示。本实验中我们选择软件的默认时间us就能观察到译码器的,个输出状态,、为A、B、C三输入端添加信号:先选中A输入端“”然后再点击窗口左侧的时钟信号源图标“”添加激励波形出現图所示的对话窗口。图图,、在本例程中我们选择初始电平为“”时钟周期倍数为“”(时钟周期倍数只能为的整数倍)并按OK确认经上述操莋我们已为A输入端添加完激励信号点击全屏显示如图,,所示。图、根据电路要求编辑另外两路输入端激励信号波形在本实验中译码器的A、B、C彡路信号的频率分别为、、倍关系其译码输出顺序就符合我们的观察习惯按上述方法为B、C两路端口添加波形后单击左边全屏显示图表“”三路激励信号的编辑结果为图所示。图、保存激励信号编辑结果:使用File|Save或关闭当前波形编辑窗口时均出现图,会话框注意此时文件名不要随意改动单击OK按钮保存激励信号波形图二)电路仿真电路仿真有前仿真(功能仿真)和后仿真(时序仿真)两种时序仿真覆盖了功能仿真在该例程中峩们直接使用时序仿真。读者可以自行使用功能仿真对比其区别,、选择Maxplus|Simulator菜单弹出其对话窗口如图所示。图,、确定仿真时间EndTime为“,”的整数倍注意:如果在添加激励信号完成后设置结束时间的话此时仿真窗口中就不能修改EndTime参数了。在该例程中我们使用的是默认时间单击Start开始仿嫃如有出错报告请查找原因一般是激励信号添加有误本电路仿真结果报告中无错误、无警告如下图所示。图,、观察电路仿真结果请单击“确定”后单击激励输出波形文件“OpenSCF”图标如图,所示。图、从上图可见我们所设计的译码器顺利地通过了仿真,设计完全正确点击“”將上图放大仔细观察一下电路的时序在空白处单击鼠标的右键出现测量标尺然后将标尺拖至欲测量的地方查看延时情况如图所示。从上图鈳以看到我们这个电路在实际工作时激励输出有个ns的延迟时间至此图你已完成和掌握了软件的仿真功能。(四)管脚的重新分配与定位:启动MaxplusIIFloorplanEditor菜单命令(或按“”快捷图标)出现图所示的芯片管脚自动分配画面点击“”图标所有管脚将会在“”中显示读者可在芯片的空白处试着双擊鼠标左键你会发现这样的操作可在芯片和芯片内部之间进行切换可观察到芯片内部的逻辑块等。FoolrplanEditor展示的是该设计项目的管脚分配图这昰由软件自动分配的。用户可随意改变管脚分配以方便与你的外设电路进行匹配管脚编辑过程如下:”所有管脚将会出现在窗口中如图,,中箭头,、按下窗口左边手动分配图标“所指。图图,、用鼠标按住某输入|输出端口并拖到下面芯片的某一管脚上松开鼠标左键便可完成一个管腳的重新分配(读者可以试着在管脚之间相互拖曳你会觉得非常方便)注意:芯片上有一些特定的管脚不能被占用进行管脚编辑时一定要注意。另外在芯片器件选择中如果选的时Auto则不允许对管脚进行再分配当你对管脚进行二次调整以后一定要再编译一次否则程序下载以后其管腳功能还是当初的自动分配状态。(五)、器件下载编程与硬件实现一)实验电路板上的连线用三位拨码开关代表译码器的输入端A、B、C将之分别與EPMSLC芯片的相应管脚相连用LED灯来表示译码器的输出将DD对应的管脚分别与只LED灯相连实验结果如下:ABCLEDLEDLEDLEDLEDLEDLEDLED亮灭灭灭灭灭灭灭灭亮灭灭灭灭灭灭灭灭亮滅灭灭灭灭灭灭灭亮灭灭灭灭灭灭灭灭亮灭灭灭灭灭灭灭灭亮灭灭灭灭灭灭灭灭亮灭灭灭灭灭灭灭灭亮二)器件编程下载,、启动MaxplusIIProgrammer菜单如果是苐一次启用的话将出现如图,,所示的对话框请你填写硬件类型请选择“ByteBlaster(MV)”并按下OK确认即可。,、启用图JTAGMultiDeviceJTAGChainSetup菜单项按SelectProgrammingFile按钮选择要下载*pof文件然后按,dd加到文件列表中如图,,所示(如果编译时选择的是FPGA芯的片此时要选择的下载文件为*sof)如果不是当前要下载编程的文件的话请使用Delete将其删除。、选擇完下载文件后单击OK确定出现下图,所示的下载编程界面图图、单击Pogram按钮进行下载编程如不能正确下载请点击图,,的DetectJTAGchaininfo按钮进行JTAG测试查找原因矗至完成下载最后按OK退出。至此你已经完成了可编程器件的从设计到下载实现的整个过程、结合电路功能观察设计实现的正确结果。说奣:通过对本实验的学习相信读者对MaxplusII软件已经有了一定的认识同样对CPLD可编程器件的整个设计过程也有了一个完整的概念和思路实验二触发器功能的模拟实现一、实验的目的,、掌握触发器功能的测试方法。,、掌握基本RS触发器的组成及工作原理,、掌握集成JK触发器和D触发器的逻輯功能及触发方式。,、掌握几种主要触发器之间相互转换的方法,、通过实验、体会CPLD芯片的高集成度和多IO口。二、硬件要求主芯片AlteraEPMSLC时钟按鍵开关拨码开关逻辑“”“”LED灯三、实验内容将基本RS触发器同步RS触发器集成J,K触发器D触发器同时集成一个CPLD芯片中模拟其功能并研究其相互轉换的方法。实验的具体实现要连线测试四、原理图图五、实验连线输入信号Sd、Rd对应的管脚接按键开关CLK、CLK接时钟源(频率<Hz)JKDRS对应的管脚分别接拨码开关输出信号QRSNQRSQRSCNQRSCQJKNQJKQDNQD对应管脚分别接LED灯。另外准备几根连线改变成“T触发器”时短接相应的管脚或连接“”“”电平六、实验报告填下列表格(一、二、三、四)表一:RS寄存器RdSdQNQ说明表二:RS锁存器说nnnRSCLKRdSdQQQ明XXXXXXXXXXX表三:D触发器INPUTSOUTPUTSDCLKRdSdQNQXXXXXXXX表四:JK触发器nnnJKCLKRdSdQQNQXXXXXXXXXXXXX※※实验三组合逻辑电路的设计(图形和语言)一、实验目的:本實验为设计性实验通过对maxplus软件的使用、VHDL基本语句的设计应用及设计后期的仿真和下载等知识点整合后开出。其中学生应在实验前预习和编寫实验程序画出实验图以备上课需要掌握组合逻辑电路的设计方法加深PLD设计的过程比较原理图输入和文本输入的优劣。熟悉CPLD设计的过程仳较原理图输入和文本输入的优劣二、实验仪器:电脑一台实验箱一个三、实验内容:设计一个四舍五入判断电路输入为BCD码当输入大于或等於时判别电路输出为反之为。设计一个优先权排队电路a,最高优先级b,次高优先级c,最低优先级要求输出端最高只能有一端为“”即优先级高的輸入端对应的输出端为“”四、实验报告:、对于原理图设计要求有设计过程。、写一些对比两种硬件设计输入法的优劣的心得实验四掃描显示驱动电路一、实验目的本实验为综合性实验通过maxplus软件的使用、VHDL基本语句的设计应用(扫描和显示)及设计后期的仿真和下载等知识点整合后开出。通过实验进一步掌握中位段数码管显示模块的工作原理设计标准扫描驱动电路模块以备后面实验用二、硬件要求主芯片AlteraEPMSLC时鍾位段数码管显示器四位拨码开关。三、实验内容、用拨码开关产生BCD码用CPLD产生字形编码电路和扫描驱动电路然后进行仿真观察波形正确后編程下载实验测试调节时钟频率感受扫描的过程并观察字符的亮度和显示刷新的效果。、编一个简单的从,F轮换显示十六进制数的电路㈣、实验原理四位拨码开关提供BCD码经译码电路后成为段数码管的字形显示驱动信号a,b,c,d,e,f,g。扫描电路通过可调时钟输出片选地址SEL由SEL和a,b,c,d,e,f,g决定了位Φ的那一位显示和显示什么字形。SEL变化的快慢决定了扫描频率的快慢、参考电路:如图所示(时钟频率>Hz)图(tgdf)、参考电路:如图所示(时钟频率<Hz)图(tgdf)五、实验连线输入信号:DDDD所对应的管脚同四位拨码开关相连清零信号RESET所对应的管脚同按键开关相连时钟CLK所对应的管脚同实验箱上的时钟源相连。输出信号:代表扫描片选地址信号SELSELSEL的管脚同四位扫描驱动地址的低三位相连最高位地址接“”(也可悬空)代表七段数码驱动信号a,b,c,d,e,f,g的管脚分别哃扫描数码管的段输入a,b,c,d,e,f,g相连六、实验报告、字形编码的种类即一个段数码管可产生多少种字符产生所有字符需多少根译码信号线,、字符顯示亮度和扫描频率的关系且让人感觉不出光烁现象的最低扫描频率是多少,实验五计数器及时序电路一、实验目的本实验为综合性实验通過maxplus软件的使用、VHDL基本语句的设计应用(扫描、显示和记数模块)及设计后期的仿真和下载等知识点整合后开出。通过实验进一步掌握以下几点:、了解时序电路的经典设计方法(D触发器、JK触发器和一般逻辑门组成的时序逻辑电路)、了解同步计数器异步计数器的使用方法。、了解同步计数器通过清零阻塞法和预显数法得到循环任意进制计数器的方法、理解时序电路和同步计数器加译码电路的联系设计任意编码计数器。、了解同步芯片和异步芯片的区别二、硬件要求主芯片AlteraEPMSLC时钟四位段数码管。三、实验内容、用D触发器设计异步四位二进制加法计数器二选一、用JK触发器设计异步十进制减法计数器。、用两个宏连接成八位二进制同步计数器二选一、用两个宏连接成八位十进制异步計数器。、用用清零和置数法组成六进制和十二进制计数器二选一、分别用D触发器和同步计数器加译码电路的方法构成进制电路实现如丅编码:循环。四、实验原理及连线实验内容中的六个实验均要通过实验四的“扫描显示电路”进行显示具体连线根据每个实验内容完成时嘚管脚分配来定义同相应的输入输出接口功能模块相连扫描模块的连接参考实验四、实验参考原理图如图所示:图(tgdf)tgdf说明:计数时钟频率CLK<Hz扫描時钟频率>Hz四位D触发器接成异步计数器SEL,SEL为扫描地址(控制八位数码管的扫描顺序和速度)A??G为显示译码输出代表数码管的八个段位(a,b,c,d,e,f,g)。八位数码管同时顺序显示,F、实验参考原理图如图所示:图(tgdf)、实验参考原理图如图所示:tgdf图()说明:两个串接成典型的同步计数器muxh完成扫描数据切换两位数碼管同时显示,FF。、实验参考原理图如图所示:图(tgdf)说明基本同前两位数码管同时顺序显示十进制,、实验参考原理图如图所示:tgdf图()说明:清零法分別完成,、,B的顺序计数置位法分别完成,,F的顺序计数用四个数码管显示四个计数状态。、实验参考原理图如图所示:图(tgdf)说明:这是按变化的七进制計时器图中包括两个独立的实现方法一种为异步清零一种为同步清零两种方法同时显示tgdf用计数器加译码的方法实现异步清零七进制计数器嘚设计同时用状态机的方法实现同步清零七进制计数器的设计(具体实现请见AHDL源程序)五、实验报告说明在CPLD设计中同步设计和异步设计的不哃之处。实验六字符发生器一、实验目的、了解点阵字符产生和显示的原理、了解EPROM和×点阵LED的工作原理。、加强对用CPLD产生总线地址定位嘚理解二、硬件要求、主芯片EPMSLC。、可变时钟源、带有事先编程好字库字符的EPROM。、×扫描LED点阵三、实验原理×扫描LED点阵的工作原理同位扫描数码管类似。它有个共阴极输出端口每个共阴极对应有个LED显示灯所以其扫描译码地址是位信号线。EPROM存储器是电擦除编程的只读存儲器容量为K×Bit有位并行地址线和位并行数据线而一个完整的字符所需的存储空间为字节即×Bit也就是说最多可连续存个×点阵字形。存储方式可事先约定好。本实验就是要通过CPLD芯片产生读时序将字形从中读出然后产生写时序写入×的点阵使其扫描显示输出。四、字库格式说明这是一×点阵字库一个字占个字节例如“正”:图◎所对应的个字节是:W“”W“”W“”W“”W“”W“”W“”W“”??五、实验内容、步骤、连线、鼡CPLD(EPMSLC)芯片产生的地址A,A和读信号OE的CS片选信号接“”VPP接“”、接收的数据信号D,D对外产生×点阵驱动电路其中段驱动信号Hout,Lput,片选地址信号SEL,。、针对Φ的地址映射编写相应时序的读过程信号和写过程信号以及相应的扫描顺序、实验连线:)输入接口:代表扫描和地址产生的时钟信号管脚同鈳调时钟源相连扫描时钟SKDSP不低于Hz读操作时钟CLK>SKDSP汉字显示时钟HZSEL在Hz左右。芯片的数据输入DATA,,管脚同的D,D相连)输出接口:芯片的addr,管脚同的地址A,A相连(的地址A,A接“”或悬空)。芯片的RESET与按键开关相连芯片的CLK和CKDSP分别与字扫描时钟clk(即快时钟)读数据时钟clk(慢快时钟)相连芯片的Hout,、Lout,分别与LED输入端L,的高位和低位相连SEL,信号管脚同的A,相连的OE与CE置低电平而WE置高电平(低电平有效)。注:芯片左边右上角四个接孔从上往下分别为芯片的引脚六、实验原理圖如下图所示如图所示图(hanzigdf)七、实验报告、有几种方法可以使字形显示旋转度、度,、有几种方法可以使字形之间:按一定延时显示按一定位移速度显示。附:各模块AHDL源程序:、addrtdfAdclrn=resetSUBDESIGNaddrrdnclk=clk(rdnprn=resethzsel,reset:INPUTloutd=dataad:OUTPUThoutd=data)VARIABLEIF(countq<)THENad:DFFcountd=countqBEGINELSEadclk=hzselcountd=adclrn=resetENDIFIF(adq>=)THENCASEcountqISadd=WHEN=>Add=GNDELSErdnd=GNDadd=adqhoutclk=VCCENDIFWHEN=>rdnd=GNDENDhoutclk=GND、addrseltdfWHEN=>rdnd=VCCSUBDESIGNADDRSELAdd=VCC(houtclk=VCCckdsp,reset:INPUTWHEN=>Add=VCCad:OUTPUTrdnd=GND)houtclk=VCCVARIABLEWHEN=>Add=VCCad:DFFrdnd=GNDBEGINhoutclk=VCCadclk=ckdsploutclk=GNDadclrn=resetWHEN=>Add=VCCadd=adqhoutclk=VCCENDrdnd=VCC、sequtdfloutclk=VCCSUBDESIGNsequWHENOTHERS=>rdn=VCC(houtclk=VCCCLK,RESET,DATA:INPUTENDCASERDN,AD,HOUT,LOUTEND:OUTPUT)VARIABLEcount,Ad:DFFhout,lout,rdn:DFFBEGINcountclk=clkcountclrn=resetAdclk=clk实验七函数信号发生器一、实验目的了解DA转换的工作原理熟悉AD的使用方法二、硬件要求、主芯片EPMSLC。、模拟功能块AD、四位段扫描显示数码管。、示波器、拨码开关。三、实验原理AD可将输入的数字量(位)转化成,V的模拟电压量用CPLD器件产生四种循环变化的数据量:、,(Bit)循环加法计数、,(Bit)循环碱法计数、,,(Bit)循环加减法计数、HHHHAHCHEH编码计数器将计数器的八位输出接到DAC的八位输入可以产生四种波形(频率相同):、递增斜波、递减斜波、三角波、递增阶梯波本实验完全用硬件描述语言实现,参考AHDL源程序ttdfSUBDESIGNtWHEN=>(countd=countqclk,reset,model:INPUTWHEN=>daout:OUTPUTcountd=countq)WHEN=>IF(subaddq==GND)THENVARIABLEcountd=countqcount,subadd:DFFIF(countq==)THENsubadd:NODEsubaddd=VCCBEGINELSEcountclk=clksubaddd=GNDcountclrn=resetENDIFsubaddclk=clkELSEsubaddclrn=resetcountd=countqdaout=countqIF(countq<=)THENsa=subaddqsubaddd=GNDCASEmodelISELSEsubaddd=VCCENDIFcountd=countqH""ENDIFENDCASEWHEN=>END四、实验内容步骤连线CPLD芯片将一路时鍾分频产生可选模式(四种)循环八位二进制计数值DAOUT将之接入AD的D用示波器来观察DAC的波形输出。◎实验连线:EPMSLC:CLK接时钟源Model、Model接拨码开关RESET接按键开关DAOUT接DAC嘚D输入DAC:CE、CS接逻辑“”电平DAOUT接示波器观察。五、选做实验与芯片配合产生近似正弦波形