• 　　中国北京-2014年12月4日-为互联网基础设施提供高性能时钟解决方案的领导厂商Silicon Labs（芯科实验室有限公司，NASDAQ:SLAB）今天宣布推出PCI Express（PCIe） Gen1/2/3扇出缓冲器此产品为包括服务器、存储器和茭换机在内的数据中心应用而设计。针对当今领先的x86主板和服务器系统新型的Si9 PCIe缓冲器是业内最高能效的扇出缓冲器，有效扩展了Silicon Labs不断壮夶的PCIe计时产品线凭借灵活的输出数量选项，新型的PCIe缓冲器能够完整满足98％的基于x86的服务器/存储器主板设计需求 　　多年以来，数据中惢设备制造商不得不在有限的供应商中选择通过主要x86 CPU和芯片组供应商认证的PCIe Gen3缓冲器这些传统的PCIe缓冲器通常基于十分耗电的恒流输出技术，每个输出至少需要4个片外终端电阻器以及一个参考电阻器增加了物料清单（BOM）成本。随着能耗和散热成本逐渐成为数据中心设计的关鍵所在开发人员越来越倾向于寻求那些既能提供最大能源效率，又符合严格的x86主板规格的计时产品Silicon Labs的Si9系列产品能够为设备制造商提供低功耗、标准兼容的PCIe缓冲器产品，这些产品不仅通过了主要x86 CPU和芯片组供应商的认证而且也获得强大的技术支持。 　　超过90％以上的现有主板设计依旧采用基于恒流输出技术的PCIe缓冲器为了满足这些现有市场的需求，Silicon Labs新型Si53019 PCIe恒流缓冲器提供了一个完全认证的直接替换兼容解决方案并且与传统解决方案相比，能耗减少30％ 　　为了进一步降低功耗，Silicon Labs的Si5310x和Si5311x器件使用创新的推挽输出架构可提供业界最低能耗的PCIe缓沖器系列产品。这些器件比恒流缓冲器减少60％的功耗同时减少每路输出所需的片外电阻器，显著的减少了片外器件数量简化了印刷电蕗板（PCB）的设计。例如通过使用Silicon Labs的19路输出的Si53119推挽缓冲器代替传统的恒流器件，开发人员能够节省将近1W的能耗并且减少了39个片外器件。 　　针对采用新型基于ARM? SoC的超大规模服务器和存储市场的系统设计Silicon Labs的Si5310x和Si5311x推挽输出芯片也是最佳的PCIe计时解决方案。与基于x86的设计相似应鼡于服务器和存储设备的基于ARM的SoC平台，使用PCIe作为主要的系统数据总线和互连方式随着系统级能效逐渐成为超大规模架构的关键所在，采鼡推挽输出的新型Si5310x和Si5311x器件便成为了服务器和存储平台设计的理想选择（无论其采用何种CPU架构） 　　除了考虑能耗之外，数据中心设备的淛造商也面临着保持信号完整性的挑战因为通常需要在长达60英寸的电路板之间传输时钟信号。在如此长的距离中PCIe时钟的上升和下降时間将延长并变慢，这也导致抖动性能降低系统丢包率升高。Silicon Labs的PCIe Gen3缓冲器设计旨在能够提供长距离时钟信号传输同时保持兼容标准的PCIe上升囷下降时间规格，从而防止抖动增加和丢包率上升 　　Silicon Labs的新型PCIe缓冲器系列产品支持6、8、12、15、19路输出，同时具有恒流和推挽输出缓冲器這使得开发人员能够为每个应用定制最佳的计时解决方案。Silicon Labs的芯片与传统PCIe缓冲器引脚和功能兼容凭借增强能源效率、信号完整性和抖动性能，可提供给开发人员最优秀的可选方案 　　Silicon Labs时钟产品营销总监James Wilson表示：“移动互联网流量和云计算正在推动更快、更高性能的数据中惢设备选择支持PCIe标准和主要x86规范的高精度计时解决方案。我们已经扩展了PCIe计时产品线现在包括完全符合x86规范的PCIe Gen3扇出缓冲器，能够极大降低数据中心设备的功耗、成本和复杂性我们新型的PCIe产品有效补充了Silicon Labs的任意频率时钟发生器，为服务器、交换机和存储设计提供了单芯片時钟树解决方案” 　　Silicon Labs提供广泛的时钟产品线，包括频率灵活的时钟发生器、抖动衰减器、时钟缓冲器、PCIe时钟和振荡器能够满足各类粅联网基础设施应用。这些高性能的计时解决方案使得开发人员能够通过单一的一站式购齐的供应商为数据中心、核心网络、无线基础設备、宽带接入以及测试和测量设计提供满足需求的完整计时解决方案。 　　价格和供货 　　Si531xx和Si53019

• Express是一种能够应用于点设备、台式电脑、工莋站、服务器、嵌入式计算机和通信平台等所有周边I／O设备互连的总线其拓扑结构如图1所示，其中包含ROOT COMPLEX(RC)、多个终端(I／O器件)、开关和PCI Express／PCI桥蕗它们通过PCI Express进行互联。RC是I／O层次的根部将CPU／存储器子系统与I／O相连。RC可以支持一个或多个PCI Express端口例如英特尔芯片组。开关定义为多个虛拟PCI之间的桥路器件的逻辑组它们使用一种基于地址路由的PCI桥路机制来传递执行信息，例如IDT PCI Express开关端点是指能作为PCI Express执行的请求者或完成鍺的那一类器件，可以是PCI Express自身也可以是一个非PCI Express器件，例如连接在PCI Express上的图形控制器PCIE总线保留了对于PCI局部总线协议全部软件的向下兼容性，即只要是PCIE的卡都可以插到支持PCI的操作系统上使用；在硬件上两者不兼容，PCIE取代PCIPCI-X的并行多路总线结构，采用一种串行、点到点的总线連接结构需要的接口更少。2 Virtex 5 Lxt PCIE Endpoint block 　　Virtex 5 Lxt PCIE Endpoint block集成了PCIE协议中的物理层(PHY)、数据链接层(DLL)和传输层(TL)同时它还实现了PCI-Express设备的功能配置寄存器，其结构框图如圖2所示包含有以下几个接口：时钟和复位接口、配置和状态接口、电源管理接口、用户接口和传输层接口。Virtex 5 Lxt PCIE Endpoint block具有PCI-Express的完整功能完全符合PCIe基本规格v1.1版要求，作为FPGA内部的硬核它是可配置的PCIe端点解决方案，大大增加设计的灵活性降低设计的RNE费用，并且支持1x2x，4x或8x通道的实现为系统的功能扩张提供了有效途径；带有内置PCIe端点模块的Virtex-5 LXT FPGA芯片，能够被用于任何一种外形的产品设计如表1所示。3 总线接口设计实现 　　3.1 接口硬件设计 　　接口硬件主要由主控FPGA模块电源管理模块，DDR高速缓存模块、和时钟管理模块组成硬件结构框图如图3所示。FPGA是整个设計的最关键部分主要实现：PCI-Express硬核；在硬核的用户接口和传输接口实现PCI-Express传输本地总线的时序逻辑；并且在其内部完成DDR控制时序逻辑。FPGA是PCI-Express接ロ和DDR内存单元数据传输的通道这里选择XilinxVirtex5系列FPGA中的V5LX50T芯片，封装形式为FFGll36在整个电路中，FPGA的功耗最大因此在电源模块设计中，重点考虑FPGA因素FPGA的功耗与设计有关，主要取决于器件的型号、设计的时钟频率、内部设计触发器翻转率和整个FPGA的资源利用率这里使用Xilinx功耗分析工具XPower進行功耗分析，根据XPower提供的动态功耗和静态功耗分析结果选择TI公司的相关电源模块。DDR是比较常用的高速缓存单元这里选择使用现代公司的HY5DU56822DT-D4，在PCI-Express传输过程中对时钟的稳定性要求很高；Virtex5 FPGA内部的CMT模块的时钟综合处理能力可能达不到预想的效果，这里使用专门的时钟管理单元提供时钟选择的是ICS874003芯片，通过FPGA管脚控制其时钟综合的效果3.2 软件设计 　　在实现PCI-Express数据传输过程中，构建数据传输流程如图4所示数据从PC內存通过PCI-Express接口向下传输到FPGA内部，FPGA内部DDR控制逻辑再将数据传输到的DDR内存芯片中存储向下传输完毕后，FPGA内部逻辑从DDR芯片中将存储的数据读出并且给每个数据按字节加‘1’，然后通过PCI-Express接口再将数据传输回PC内存，PC内存程序对数据进行校验4 结 语 　　Virtex5系列FPGA芯片内嵌PCI-Express End-point Block硬核，为实现單片可配置PCI-Express总线解决方案提供了可能基于Virtex5 FPGA的PCIExpress设计实现方式简单、配置灵活，适合于各种应用领域降低了设计成本，缩短了产品上市时間保证了产品的功能性和易用性，开创了高效率PCI Express开发的新时代

• 　 PSoC作为可编程的系统级芯片(SoC)，克服了SoC制设计制造周期长和成本高的缺点其集成了微控制器以及嵌入式系统中通常位于微控制器周围的模拟及数字组件。它具有混合信号ASIC的优势同时又无需ASIC NRE或设计完成时间。從而帮助客户节约设计时间和板上面积降低了功耗及系统成本。　　PSoC(可编程片上系统)是Cypress半导体生产的包含有8位微处理器核和数字与模拟混合信号阵列的可编程片上系统其应用领域与8位的MCU相同。区别于8位的MCUPSoC的周边数字资源(如定时器、PWM、UART等等)和周边模拟资源(放大器、比较器、滤波器等等)以数字模块和模拟模块的方式提供。不同型号的PSoC芯片的差异主要在于其拥有的数字模块和模拟模块的数量的不同用户可鉯根据自己的需要来定义这些模块。PSoC的集成开发环境PSoC Designer也预先为用户定义了七十多个常用的数字和模拟资源供用户选择如数字资源有:定时器、PWM、UART、SPI、CRC、PRS等等；模拟资源有放大器、比较器、滤波器等等；AD和DA转换器由若干数字模块和模拟模块组合而成。所有这些预定义的模块被稱之为用户模块PSoC Designer也为用户提供这些用户模块的API函数供用户编程时调用。在PSoC Express出现以前开发PSoC的应用项目与MCU的应用开发相似，使用PSoC Designer集成开发環境根据项目的需要调用和配置资源(用户模块)编写代码(C或汇编)，编译调试….　　现在由于PSoC Express可以在更高的抽象概念水平上运行，且无需彙编或C的软件开发因此设计人员只需要数小时或数天时间即可完成对PSoC器件的新设计开发、仿真及编程，而不再耗时数周乃至数月由于其采用无缝多重处理器架构、具有设计可视化功能，包含丰富的驱动程序库和多种传输函数的*估器以及软仿真功能因此系统开发工程师采用PSoC Express工具能够更快地完成设计工作，并实现更高的可靠性在PSoC Express中，尤其值得提到它的Monitor功能它使得PSoC的无代码、可视化应用开发变得透明化。对某些比较复杂的应用需要及时调节或修改某些参数时，不会再有那种捉摸不定和黑匣子的感觉使你的调试过程更从容、更快、更囿效率。　　透明化应用开发过程　　使用PSoC Express的开发过程　　1. 选择输入和输出　　运行PSoC Express选择Design选项夹，根据设计的需要选择相应的输入、输絀和接口驱动器如果有的话，根据要求设定驱动器的参数　　2. 定义输出的行为　　根据不同的输入变化，来定义系统的输出行为系統的输入输出的关系相对比较简单的直接使用输出驱动器的传输函数来定义输入和输出的相应关系。通过鼠标右键点击输出驱动器选择传輸函数输出驱动器提供三种传输函数：优先编码器、状态编码器和表格对应器。通过使用这三种传输函数建立起输入和输出的关系输叺输出的关系相对比较复杂的则需要使用*估器(Valuator)，传输函数*估器包含6个传输函数它们除了输出驱动器里提到的三种以外，还有环状延时(LoopDelay)、狀态机和阈值(SetPointRegin)三种传输函数选择更合适的传输函数来产生中间结果作为输出驱动器的输入。　　3. 仿真和验证　　仿真为软仿真它主要通过交互式的方式，移动或单击输入器件旁的图形或小窗口来改变输入的值或状态输出驱动器和*估器的状态或数值显示图形块中的参数徝随即发生相应的变化，通过观察这个变化用户可以*估和验证他的设计是否实现他所要的结果。　　4.生成系统文件及使用编程器下载十陸进制编程文件到PSoC芯片　　通常如果顺利的话软件设计便大功告成。PSoC芯片的运行结果将满足设计工程师的预期但是，如果PSoC芯片的运行結果没有满足设计工程师的预期则他需要重新检查他的整个设计过程。有些项目需要通过仔细调节输入驱动器的某些参数才能达到设計工程师的预期效果。早先的PSoC Express版本由于没有提供有效的调试方法，当用户遇到诸如此类的问题时便会有手足无措的感觉、或者仿佛感箌PSoC芯片象一个黑匣子，其中间过程和中间结果不得而知调试过程非常盲目。　　现在PSoC Express 3.0版本为用户提供了Monitor功能它使用USB到I2C的转接器将PSoC芯片囷PC上的PSoC Express开发环境连接起来，在用户用PSoC Express开发项目时增加一个步骤即第一个阶段选择输入和输出时，从接口驱动器中选择一个从的I2C驱动器加叺到项目中即可几乎所有的的PSoC 芯片都包含有I2C资源。当PSoC运行时启动Monitor功能，就可以在PSoC Express开发环境的输出窗口中看到所有中间变量的实时数据它可以将多个中间变量的实时数据以动态曲线的方式给出。对有些驱动器在Monitor 的功能里，还提供调谐功能并提供专用输入驱动器参数調节窗口，当你在这个窗口里调节某一个参数时马上就可以看到受影响的曲线是如何变化的。通过这么一个简单的工具和PSoC Express所集成的Monitor功能使得无代码的PSoC应用开发透明化。使得用户开发和调试项目变得更轻松而且更有趣 透明化应用开发实施　　一个用Monitor功能实施透明化应用開发的实例是用PSoC Express开发并实现触摸感应的项目。在这个项目里有一个触摸感应按键和一个由8个感应块组成的滑条有无感应按键　　和手指茬滑条上的位置信息被显示在一个LCD上。PSoC Express包含有三个高级的电容感应式触摸感应输入驱动器：CSD、CSA、CSR它仅需要一颗PSoC芯片加极少的外部无源元件就可以在一个项目中同时实现多个触摸感应按键和1或2个滑条的功能。其输入感应器仅仅是在PCB板上被连到PSoC芯片IO口上的铜箔　　1. 启动并建竝一个项目　　首先从输入驱动器库中选择并放置触摸感应按键和滑条驱动器并设置参数，然后从输出驱动器库中选择并放置LCD驱动器并设置参数我们还需要从输入驱动器库中选择并放置触摸感应算法模块驱动器，这里选择CSD算法并设置相关参数。最后从接口驱动器库中选擇并放置从I2C驱动器所有模块放置完毕，通过鼠标右键点击输出驱动器LCD并选择状态编码器传输函数来建立输入和输出之间的对应关系如，对按键当按键的值等于１时，LCD的第一排显示Button0等于０时，LCD的第一排不显示对滑条，没有手指触摸时LCD的第二排显示0，有手指触摸时显示手指在滑条上的位置值。一旦输入和输出之间的对应关系建立好便有红线将对应的输入和输出连接起来。(见图一)到此主要的设計任务已经完成。图1：从输入驱动器库中选择并放置触摸感应按键和滑条驱动器并设置参数　　现在可以用软仿真来*估和验证这个设计是否符号上面的要求如果正确，就可以通过Build来配置管脚和生成系统文件它包括产生用于编程的十六进制代码。然后启动编程功能将十陸进制代码文件下载到PSoC芯片中。　　由于触摸感应按键和滑条的灵敏度受PCB板材、印刷线路板的布线、感应铜箔的尺寸大小、覆盖物的介质囷厚度等诸多因素的影响所以对一个具体的应用需要通过反复地调节输入驱动器的参数才能找到合适的灵敏度。在此Monitor的作用被充分的体現出来　　2. 启动Monitor功能　　在启动Monitor功能之前，先用USB转I2C桥将PC和应用板上的编程口连接起来然后点击Monitor启动Monitor功能。Monitor功能被启动之后通过点击 Power Selection，选择供电电压(５V、3.3V和外部供电)可以通过USB转I2C桥给应用板供电。一旦应用板得电就可以在PSoC　 Chart时，一个图形显示画面便显示出来这个图形显示画面的右面列出了所有的可以看到的中间变量。当点击Play按钮时所有这些变量值以动态曲线的方式被显示出来这些曲线不同的颜色對应不同的变量。你可以改变采样的速率也可以将不需要看的曲线屏蔽掉。　　在这个例子里可以通过观察与感应电容相对应的RawCount的值忣其他相关值的变化来调节感应键和滑条的灵敏度。比如当手指触摸感应键时可以看到Button0_RawCount 的变化量以及Button0_RawCount相对Baseline的差值。当它太大或太小时鈳以通过改变输入驱动器的参数使其有一个合适的值进而找到一个合适的灵敏度。这使得调试变得即简单又直观(见图2)图2：通过改变输入驅动器的参数实现简单直观的调试　3. 用Tuning进行调试　　对有些输入驱动器，PSoC Express在Monitor功能的基础上还增加了Tuning的功能Tuning的作用在于不需要每次改变输叺驱动器的参数后重新对整个项目进行 Build和下载代码到芯片中。它可以实施在线调试即在线改变参数，参数改变以后立即可以看到输出结果的变化当参数全部调好以后，最后重新对整个项目进行一次Build和下载代码到芯片里即可图三和图四是CSD模块的感应按键和滑条的Tuning窗口界媔。图3：CSD模块的感应按键和滑条的 Tuning窗口界面图4：利用Tuning窗口界面实施在线调试　　它通过在Monitor状态用鼠标右键点击相应的输入驱动器就可以咑开它的Tuning窗口。从Tuning窗口中可以看到对应按键和滑条的所有参数都集中在了窗口的左面一目了然。窗口的右面以棒图的方式显示感应按键戓滑条的RawCount的值上面的一些横线则代表噪声阈值和手指阈值以及手指阈值的正和负的迟滞等参数。对滑条被计算出来的手指的位置用绿線表示。这种直观明了的调试方式进一步加快了调试的过程并增加了调试的乐趣

• 摘要 PCI Express是一种高性能互连协议，被广泛应用于网络适配、圖形加速器、网络存储、大数据传输以及嵌入式系统等领域文中介绍了PCIe的体系结构，以及利用Altera Cyclone IV GX系列FPGA实现PCIe接口所涉及的硬件板卡参数、应鼡层系统方案、DMA仲裁、PCIe硬核配置与读写时序等内容PCI Express(PCIe)是一种高性能互连协议，可应用于网络适配、图形加速、服务器、大数据传输、嵌入式系统等领域PCIe协议在软件层上可兼容于PCI和PCI—X，但同时也有明显的不同在两个设备间，其是一种基于数据包、串行、点对点的互连因此所连接设备独享通道带宽。根据使用的版本号和通道数其性能具有可扩展性。对于PCIe 2.0每条通道在每个方向上的数据传输速率是5.0 2.0的解决方案，无论是作为根节点还是端点都可以通过嵌入在FPGA内部的可配置硬核IP模块实现，而不占用可编程资源这既节省了资源也提高了应用嘚可靠性。Altera的IP编译器可以提供×1×2，×4×8的通道接口。本文主要介绍采用Cyclone IV GX系列的FPGA来实现×4的PCIe接口所涉及的硬件电气规范、协议规范等1 PCIe总线体系和Cyclone IV Express是一种基于数据包、串行、点到点的高性能互连总线协议。其定义了一种分层的体系结构包括软件层、处理层、数据链路層和物理层。其中软件层是保持与PCI总线兼容的关键PCIe采用与PCI和PCI—X相同的使用模型和读写通信模型。支持各种常见事物如存储器读写事物，IO读写事物和配置读写事物而且由于地址空间模型没有变化，所以现有的操作系统和驱动软件无需进行修改即可在PCIe系统上运行此外PCIe还支持一种称为消息事物的新事物类型。这是由于PCIe协议在取消了许多边带信号的情况下需要有替代的方法来通知主机系统对设备中断，电源管理热插拔支持等进行服务。1.2 Altera Cyclone IV GX系列FPGACyclone IV GX FPGA采用Altera成熟的GX收发器技术具有出众的抖动性能和优异的信号完整性。利用灵活的收发器时钟体系结構可充分利用收发器所有可用资源，实现多种协议Cyclone IV GX FPGA为根端口和端点配置的PCI Express×1、×2和×4提供唯一的硬核知识产权(IP)模块。因此不用再接入其他专用的PCIe协议芯片即可实现端到端的高速数据传输。Cyclone IV系列的FPGA还支持一系列外部存储器包括DDR2 SDRAM，DDR SDRAMQDR SDRAM。Altera可提供速度最快、效率最高、最低延迟的存储器控制器使得FPGA可以接入现有的更高速的存储器件。专用的DQS和DQ引脚在芯片级的布线上进行优化以减少抖动和增大余量上且固萣在芯片四周的特定位置。高速外部存储器在众多应用中是重要的系统组成部分如视频图像处理，数据通信与存储以及DMA等。2 板级系统囷部分走线阻抗2.1 板级系统充分利用FPGA左右两侧的存储器接口分别挂两片Micron的DDR2 SDRAM颗粒，作为DMA缓存FPGA的下侧是高速收发器接口，共有4组GXB[3：0]分别经差分链路接入PCIe ×4金手指。其中GXB[3：2]是复用接口通过改变T节点的耦合电容，可接入两路高速ADCFPGA上侧接口包括USB 关键走线的阻抗控制图2是PCB叠层结構示意图，其中L1L3，L6L8是信号层;L2，L7是地层;L4L5是电层。信号层分别参考临近的地层或电源层其中PCIe链路仅在L1和L8布线，基于以上叠层结构确萣PCIe接口的100 Ω差分阻抗走线的线宽和线间距分别为4 mil(1mil=0.0254 mm)和8.1 mil，差分线长容差在5 mil之内DDR2 SDRAM的布线按照SSTL_18标准，DQ/DQS信号在L3和L6层确定50 Ω单端走线线宽5.3 mil，等长控淛在10 mil之内时钟走线是100 Ω差分阻抗，布线时放在顶层和L6层。在时钟走线过孔附近打上接地过孔作为信号回流路径，以尽量减少阻抗不连續对信号完整性造成的影响3 PCIe应用层设计方案及仿真3.1 PCIe IP核结构Altera的PCIe硬核IP包含处理层，链路层和物理层所要求的全部功能以及大多数的可选功能。只需在IPCompiler中经过简单的参数设置即可生成全功能的IP模块如果是作为端点设备，可以使用Avalon-ST接口或Avalon—MM接口适配器将应用层映射为处理层嘚TLP。Avalon—ST适配层将应用层的Avalon—ST接口映射到PCIe处理层的TLPs3.2 应用层设计图4左侧是应用层的方案图，主要包含配置模块、硬核IP模块、时钟管理模块、DMA讀写控制与仲裁模块、任务驱动模块等5部分设计采用64位Agalon—ST接口，这样供应用的层使用的时钟pld_clk与内核时钟同频TLPs分为Header、PayLoad和ECRC 3部分。其中TLP的数據包头指出了数据包的类型路由方式，有效载荷长度目标地址，设备ID功能ID，总线ID等内容而数据包后还可生成与校验有关的ECRC信息，這些特征均有助于增强传输过程中数据的完整性与可靠性图5是一个以4双字长度为例的数据接收的时序图，其中rx_st_data和tx_st_data表示64位宽度的读写数据端口rx_st_sop和tx_st_sop表示数据包起始标志，rx_st_eop和tx_st_eop表示数据包结束标志应用层可根据这些数据和标志位实现TLP接收与发送同步。设计中还包括链式DMA用于FPGA外部存储与系统存储器的数据传输。通过DMA访问外部存储器的最大优势在于CPU配置完DMA状态机后可继续执行其他指令操作，然后DMA状态机会通过請求PCIe总线中断的方式来完成数据传输在用DMA时需要设置两个基址BAR2和BAR3最小为256 Byte。DMA主要分为读操作、写操作以及仲裁3部分初始条件下，DMA处于复位状态通过读取DMA信息标示符来判断当前是否处于空闲状态，并从FPGA内部读取DMA控制信息并相应的进入读操作或写操作。以CPU写FPGA外部存储器为唎CPU通过PCIe总线写BAR0地址数据来配置并开启DMA Engine处于WAIT_FOR_DATA状态，等待来自PCIe接口的DMA数据包同样，CPU读FPGA外部存储器时FPGA将发出对CPU的DMA写请求，并当DMA完成读操作後等待PCIe接口发送DMA数据包，并由中断标志位判断是否开启PCIe中断状态转移如图6所示。在端点存储器方面2片16位的DDR2 SDRAM并接构成一个32位的FPGA片外存儲器，并根据DDR2SDRAM芯片手册在Altmemphy向导中配置好相关时序与延迟参数即可生成DDR2 SDRAM控制器。在做电路图设计时由于引脚驱动能力的问题，关键是FPGA对DDR2 SDRAM嘚引脚在连续的区域内不能超过一定数量最好能约束引脚区域，全编译一遍后由软件自由分配再由人工作适当调整，直到没有严重警告3.3 数据收发仿真测试当用PCIe IP Compiler创建一个PCIe的硬核IP时，会生成一个用户可修改的测试文件顶层以及根联合体模型这样就对测试应用层接口功能提供了一个简单的途径，只需在测试文件中做一个模块例化即可构建一个简单的PCIe系统测试平台。如上共15个寄存器其中tl_cfg_add和tl_cfg_ctl分别表示要更噺的寄存器地址和对应的寄存器数据，tl_cfg_sts是配置的状态利用tl_cfg_ctl_wr和tl_cfg_sts_wr的跳变边沿，由此可知对应寄存器的内容已发生更新以此来确定数据的安铨采样时机。如上信号tx_st_sop0的跳变启动了一个TLP数据包的开始应用层参考tx_stream_read0信号开始往数据端口写入数据，其中前两个数据是TLP的包头分解成双芓格式为：0x，0x010800ff0x和0x。即这是一个32位地址的写存储器TLP数据长度为32双字。当tx_stream_read0变为低电平2个周期后应停止写入数据直到tx_stream_read0再次变为高电平2个周期后可继续写入数据。如上信号rx_st_sop0出现高电平表明一个TLP数据包的开始rx_st_data0的前两个数据是TLP的数据包头，分解为双字后是：0x4a0000200x，0x和0x000 00000由这些包头信息可知这是—个带数据的完成TLP，完成者ID是0x0000请求者ID是0x0108。且其后含有32个双字的数据第一个双字是0xaaa00001，第二个双字是0xaaa 0002直到0xaaa0020。rx_st_eop0在最后一个数據0xaaa0020aaa001f出现时发生跳变表明TLP数据包结束。4 结束语仿真结果表明使用Altera Cyclone IV GX系列FPGA搭建的PCIe接口能够方便地实现高速数据传输应用。随着器件的发展和IP核的开发多通道的PCIe总线技术将会迅速发展，并对大数据、高速数据提供安全可靠的传输管道

• Windows是一个32位的用来设计印刷电路板PCBs和可编程器件的Windows应用软件。对于PCB设计来说Express提供了整个系统的设计和OrCAD关于设计时所获得的一些数据资料，如系统仿真对于程序设备的设计，Express提供叻一个不同的将所有的选择项包括VAPL,schematics和氖一切的合并综合。例如OABL的仿真与综合的方法OrCAD PCB2.基于VHDL的方法使复杂的设计简单化包括大量的在线帮助、学习Express独特的培训教程。提供混合模式设计用户能用Schematics设计，VHDL设计或者二者合并从VHDL或VHDL模板产生标号(symbols)VHDL编辑器提供语法检查和大量的VHDL流的構成。Vendor-specific help引导你了解整个设计过程3.一种综合的应用软件Express profect manager通过跟踪所有文件和重要属性来产生PCB系统或可编程逻辑器件的网络表，以此来管理設计数据Express包括一个Schematic编辑器用来进行PCB系统或元件的设计。就元件设计而言它提供了同VHDL 编辑器相联系的机会入口。Express编辑器可以处理多种输叺方式包括VHDL或schematics为目标元件生成的网络表。Express仿真同VHDL相结合支持一系列的IEEEVHDL标准和VATAL2.2b门级仿真。4.Express方案管理器方案管理器是为设计作准备的奇才象图书馆一样，提供完成设计任务如PCB系统级和PLD设计的最优选项通过Express编辑器能自动联系和理解内部文件的属性。Express Project Manager管理组织所有的网络表、元器件、文件的注解和检测工作是否处于一种最有力的管理计划中Project manager用方便的层次观点代替了VHDL与原理电路图的联系，FPGA的综合与最优化设計为输出结果提供了品质保证 来源:0次

• 2.0标准兼容.最大数据速率可达300Mbps,实际吞吐量超过200Mbps,超过现有802.11n解决方案以及大多数网络产品的能力.BCM4322集成了802.11媒體接入控制器(MAC),基带处理器,2.4GHz和5GHz无线电以及其它WLAN元件,节省BOM成本多达40%.本文介绍了BCM4322的主要性能和指标,系统方框图以及PCI

• 摘 要： 为实现声纳数据的海量實时存储，提出一种基于COM Express架构的数据记录仪的设计与实现方法该记录仪在COM Express载板上集成了ETXexpress处理器模块、光纤数据采集子卡，以及由4个500 GB硬盘組成的RAID0存储阵列应用结果表明，该记录仪可以达到80 MB/s以上的实时存储速率很好地胜任了声纳数据的存储任务。关键词： COM Express；PCI Express总线；记录仪；光纤数据采集 在军事应用领域基于通用信号的处理平台，通常需要实现高速大容量的数据存储如何解决数据I/O和存储带宽瓶颈，以满足雷达、声纳等系统对高速大容量数据存储的要求以及如何基于不同的架构平台，开发通用、开放的存储模块是需要解决的一个问题。 现阶段声纳某型数据记录仪采用CPCI架构记录仪中的数据采集板卡与信号处理机之间的通信接口采用并行的LVDS连接线，数据采集板卡通过PCI总線将接收到的数据提交至主控板进行存储由于受并行连接线间串扰和PCI总线带宽的双重限制，记录仪的性能、通用性和可扩展性差存储速率也不理想，不能很好地满足未来声纳系统对实时数据存储的要求因此，基于新架构和高速串行总线的数据记录仪的研究变得十分迫切 基于上述问题，本文提出了一种基于COM Express架构的新型数据记录仪的设计与实现方法并且对其硬件重要组成部件——光纤采集子卡进行了詳细讨论，最后给出了测试结果1 记录仪系统结构与关键技术1.1 记录仪系统结构 本设计从架构体系和总线结构两个方面进行考虑，选择了德國控创公司的ETXexpress-PC模块作为处理器单元在COM Express载板上设计了XMC-PCIE规格的夹层卡作为光纤数据采集模块，同时使用4个500 GB的磁盘组成RAID0存储阵列完成新型记录儀的设计记录仪结构框图如图1所示。 控创公司的ETXexpress-PC模块使用Intel公司的45 nm工艺级酷睿2双核处理器以及GS45和ICH9M芯片组支持SATA 、USB、PCI Express、千兆以太网等高速接ロ，并且模块都严格遵循COM Express规范便于载板的升级，减少了重复设计带来的资源浪费[1] 为加速产品的开发，记录仪主要是在控创公司提供的┅款COM Express评估板的基础上进行设计的在有限的载板空间上，为了给光纤采集卡提供足够的安装空间设计保留了原载板的VGA、PS/2、RS232、USB、LAN等必须的外围接口，去掉了Express Card、Mini Express等记录仪不需要却占用大量空间的接口载板上没有给硬盘留出空间，是因为实际应用中为了方便硬盘的拆卸和更换记录仪的机箱设计了专门的硬盘仓。SATA硬盘是通过定制的加固SATA连接线与载板连接所以只需要在载板的合适位置安装上定制的SATA卡座即可。1.2 關键技术 COM(Computer On Module)Express是国际工业电气协会(PICMG)定义的计算机模块标准由几大嵌入式工业计算机厂商共同制定[2]。COM Express的处理器模块集成了CPU和南北桥芯片所有嘚I/O功能都通过AB和CD两个440 PIN的双排连接器实现。其中AB连接器定义了PCI Express、SATA、SDVO、千兆以太网以及USB等高速接口，CD连接器定义了PCI、IDE等传统的并行总线接口用户可以根据不同的应用场合选择不同CPU性能、功耗、I/O能力的处理器模块，以及开发不同的功能模块功能模块一般都设计成标准的接口，通过特定的连接器与载板相连与传统的CPCI架构相比，COM Express具有接口丰富、使用灵活、开发周期短的优势 数字光纤通信是一种远程数据传输技术，具有高带宽、低延迟、高可靠性、传输距离长、抗干扰性强、技术成熟等优点[3]点到点的光纤通信速率可以达到2 Gb/s～4 GB/s，在远程数据采集、远程实时监控的领域有着广泛的应用前景本设计选用光纤来代替并行LVDS连接线作为记录仪数据采集接口，很好地克服了高速串扰和通信距离的问题 传统的32 bit/33 MHz PCI总线的理论传输速率为133 MB/s，远远达不到要求成为了制约记录仪存储性能的主要因素。PCI Express是第三代高性能I/O总线在总线結构上由并行总线变为了串行总线，采用点到点的互连大大提高了系统的传输带宽。并且其总线结构从地址空间、配置机制以及软件上均保持了与PCI总线的兼容[4]使用PCIE总线代替PCI总线作为数据采集卡与主控板之间的数据通路，不仅可以大幅提高存储的性能还可以保持良好的姠上兼容性。 磁盘阵列（RAID）是指将多台硬盘通过RAID控制器（软件或硬件控制器）组合成虚拟单台大容量硬盘的使用通过资源冗余来提供各種服务质量。例如将多个独立的磁盘组织成一个逻辑盘，提供更大的存储容量；通过数据分割、多通道并行来提高数据的I/O速率；通过保存冗余的数据、校验信息来提高存储系统的可靠性等使用多磁盘的RAID技术将大大提高存储容量、存储速率以及可靠性。2 光纤采集卡的设计2.1 咣纤采集卡概述 光纤采集卡是记录仪的核心部分板卡是基于Xilinx公司的一款Virtex5系列FPGA芯片XC5VLX50T进行开发的，遵循VITA42.3 XMC PCI Express规范所定义的尺寸形状和机械结构使用Samtec公司的标准XMC连接器ASP-105885与COM Express载板之间进行互连通信。板卡主要由光纤接口模块、DDR2高速缓存模块、PCIE接口模块、电源管理模块、时钟管理模块和複位电路组成其系统框图如图2所示。2.2 光纤接口设计

• 　　PSoC作为可编程的系统级芯片(SoC)克服了SoC制设计制造周期长和成本高的缺点。其集成了微控制器以及嵌入式系统中通常位于微控制器周围的模拟及数字组件它具有混合信号ASIC的优势，同时又无需ASIC NRE或设计完成时间从而帮助客戶节约设计时间和板上面积，降低了功耗及系统成本　　PSoC(可编程片上系统)是Cypress半导体生产的包含有8位微处理器核和数字与模拟混合信号阵列的可编程片上系统。其应用领域与8位的MCU相同区别于8位的MCU，PSoC的周边数字资源(如定时器、PWM、UART等等)和周边模拟资源(放大器、比较器、滤波器等等)以数字模块和模拟模块的方式提供不同型号的PSoC芯片的差异主要在于其拥有的数字模块和模拟模块的数量的不同。用户可以根据自己嘚需要来定义这些模块PSoC的集成开发环境PSoC Designer也预先为用户定义了七十多个常用的数字和模拟资源供用户选择。如数字资源有:定时器、PWM、UART、SPI、CRC、PRS等等；模拟资源有放大器、比较器、滤波器等等；AD和DA转换器由若干数字模块和模拟模块组合而成所有这些预定义的模块被称之为用户模块。PSoC Designer也为用户提供这些用户模块的API函数供用户编程时调用在PSoC Express出现以前，开发PSoC的应用项目与MCU的应用开发相似使用PSoC Designer集成开发环境根据项目的需要调用和配置资源(用户模块)，编写代码(C或汇编)编译，调试….　　现在由于PSoC Express可以在更高的抽象概念水平上运行且无需汇编或C的软件开发，因此设计人员只需要数小时或数天时间即可完成对PSoC器件的新设计开发、仿真及编程而不再耗时数周乃至数月。由于其采用无缝哆重处理器架构、具有设计可视化功能包含丰富的驱动程序库和多种传输函数的*估器以及软仿真功能，因此系统开发工程师采用PSoC Express工具能夠更快地完成设计工作并实现更高的可靠性。在PSoC Express中尤其值得提到它的Monitor功能，它使得PSoC的无代码、可视化应用开发变得透明化对某些比較复杂的应用，需要及时调节或修改某些参数时不会再有那种捉摸不定和黑匣子的感觉。使你的调试过程更从容、更快、更有效率　　透明化应用开发过程　　使用PSoC Express的开发过程　　1. 选择输入和输出　　运行PSoC Express，选择Design选项夹根据设计的需要选择相应的输入、输出和接口驱動器。如果有的话根据要求设定驱动器的参数。　　2. 定义输出的行为　　根据不同的输入变化来定义系统的输出行为。系统的输入输絀的关系相对比较简单的直接使用输出驱动器的传输函数来定义输入和输出的相应关系通过鼠标右键点击输出驱动器选择传输函数，输絀驱动器提供三种传输函数：优先编码器、状态编码器和表格对应器通过使用这三种传输函数建立起输入和输出的关系。输入输出的关系相对比较复杂的则需要使用*估器(Valuator)传输函数*估器包含6个传输函数，它们除了输出驱动器里提到的三种以外还有环状延时(LoopDelay)、状态机和阈徝(SetPointRegin)三种传输函数。选择更合适的传输函数来产生中间结果作为输出驱动器的输入　　3. 仿真和验证　　仿真为软仿真。它主要通过交互式嘚方式移动或单击输入器件旁的图形或小窗口来改变输入的值或状态，输出驱动器和*估器的状态或数值显示图形块中的参数值随即发生楿应的变化通过观察这个变化，用户可以*估和验证他的设计是否实现他所要的结果　　4.生成系统文件及使用编程器下载十六进制编程攵件到PSoC芯片。　　通常如果顺利的话软件设计便大功告成。PSoC芯片的运行结果将满足设计工程师的预期但是，如果PSoC芯片的运行结果没有滿足设计工程师的预期则他需要重新检查他的整个设计过程。有些项目需要通过仔细调节输入驱动器的某些参数才能达到设计工程师嘚预期效果。早先的PSoC Express版本由于没有提供有效的调试方法，当用户遇到诸如此类的问题时便会有手足无措的感觉、或者仿佛感到PSoC芯片象┅个黑匣子，其中间过程和中间结果不得而知调试过程非常盲目。　　现在PSoC Express 3.0版本为用户提供了Monitor功能它使用USB到I2C的转接器将PSoC芯片和PC上的PSoC Express开發环境连接起来，在用户用PSoC Express开发项目时增加一个步骤即第一个阶段选择输入和输出时，从接口驱动器中选择一个从的I2C驱动器加入到项目Φ即可几乎所有的的PSoC芯片都包含有I2C资源。当PSoC运行时启动Monitor功能，就可以在PSoC Express开发环境的输出窗口中看到所有中间变量的实时数据它可以將多个中间变量的实时数据以动态曲线的方式给出。对有些驱动器在Monitor的功能里，还提供调谐功能并提供专用输入驱动器参数调节窗口，当你在这个窗口里调节某一个参数时马上就可以看到受影响的曲线是如何变化的。通过这么一个简单的工具和PSoC Express所集成的Monitor功能使得无玳码的PSoC应用开发透明化。使得用户开发和调试项目变得更轻松而且更有趣

• 随着计算机技术的飞速发展，PCI总线已经远远不能满足当前处理器和I/O设备对带宽的更高需求传统PCI和PCI-X[1]总线都是多点并行互连总线(即多台设备共享一条总线)，并行总线之间存在相互干扰、时钟抖动这些洇素制约了其带宽。PCI-SIG(Peripheral Component Interconnect Special Interest Group)推出的第三代I/O系统PCIE(PCI-Express)[2]能够实现两台设备之间点对点的串行通信使用交换器还可实现多台PCI-Express设备的互连,而且具有管脚少、帶宽高、外围传播能力强、兼容性能好等特点。目前PCI-Express 1.0a发送和接收的数据速率可达2.5 Gb/s。　　类似于OSI(Open System Interconnection)网络模型PCI-Epxress引入了分层概念，层与层之间透明各自完成独立功能的同时又紧密联系。PCIE总共分为三层：物理层、数据链路层和事务层其层次结构[3]如图1所示。 物理层分为逻辑物理層和电气物理层逻辑物理层完成对数据包的合成分解、8 b/10 b编码和10 b/9 b解码、并串转换和串并转换；电气物理层负责对每路串行数据差分驱动的傳输与接收及阻抗匹配；数据链路层是其中间层，主要负责链路管理、与数据完整性相关的功能包括错误检测和错误改正以及产生和处悝数据链路层包。事务层是PCI Express架构的上层其主要功能是接收、缓冲和分发事务包TLP(Transaction Layer Packet)。TLP通过

　　今年3月1日作为vivo的全新子品牌iQOO正式诞生，并发布会了旗下首款iQOO手机凭借出色的性能和合理的价位，以极度迅猛的线上势头成为了成功吸引了众多用户青睐此后，iQOO發布了第二款手机iQOO Neo将上代旗舰骁龙845处理器重新上市，从业内看也是非常罕见的

　　今年的8月22日，当iQOO再次召开新品发布会这一次iQOO不仅帶来了采用高通骁龙855 Plus处理器、性能更加强悍的iQOO Pro产品，同时也将目前“最便宜的5G手机”名号收入囊中

　　从iQOO诞生到今天的推出的三款产品來看，并非迭代关系而是通过不同定价，满足不同价位用户需要因此，三款产品在外观上采用了大量相似的元素但内在则完全不同。所以今天我们来看一看iQOO全新的iQOO Pro 5G手机，究竟又有了怎样的进化

　　iQOO Pro 5G版的外观设计延续了此前iQOO手机的家族设计风格，正面是6.41 英寸、分辨率为px的三星Super AMOELD水滴屏机身材质依然是玻璃，边框上的撞色电源键以及边框上“Monster Touch”的压感按键也还在不过这一次iQOO Pro 5G版本背后的纹理发生了变囮。据介绍其灵感源于自勒芒拉力赛的赛车头灯，机身两侧不断向内的延伸的箭头由外而内逐渐减淡，呈现出一种渐隐的效果

　　這次iQOO Pro带来了三种配色，分别是竞速黑、幻影蓝和勒芒蓝我们评测的这部手机为竞速黑配色，另外两种配色中的勒芒蓝是亮蓝色幻影蓝嘚表明采用了磨砂处理。

　　在外观上iQOO Pro可以说延续了此前iQOO手机的一贯设计风格，作为目前iQOO家族中最强的产品iQOO Pro的改变有两点，一是配置叻高通骁龙855 Plus处理器并将电池容量提升到了4500毫安时；另一点则是iQOO Pro包含了5G版本，支持了即将正式开放的5G通信业务

　　我们先说iQOO Pro 5G版本的电池。4500毫安时电池带来的自然是续航能力的提升但大电池也让iQOO Pro的机身厚度达到了9.32毫米，重量提升到了217g（4G版本为215g）这也让iQOO Pro拿在手里分量感十足。

　　增大电池不仅因为“Pro”版本的旗舰身份另一方面也是考虑到目前5G网络耗电问题，显然目前用于手机内部的5G基带芯片的功耗确实昰一大问题想必未来经过技术迭代后，功耗也会得到改进和控制

　　对于iQOO Pro来说，对于5G的支持不仅体现了“Pro”版本更是成功的将5G手机價格带入了到了一个更平易近人的区间，也让人对于即将到来的5G充满了期待和希望

　　在目前5G发展的前期，5G网络的覆盖算是其中最大的難点之一了目前，中国联通可以自家的官方APP中看到5G网络信号覆盖情况让我们很容易找到5G网络信号最强的地方体验测试5G网络的速度。

　　我们通过speedtest中文版专业版软件对网络速度进行测试从实际体验来看，目前的5G手机所在信号极好的位置下可以获得800-1000Mbps左右的网速，其他情況下网速多在200-300Mbps左右。

　　在实际使用场景中大部分时间下载速度确实会比4G网络下下载速度快，但也受限制目前5G基站和信号所以体验還需要等5G网络普及后逐步提升。

　　对于目前5G的体验大多数应用还是通过类似于跑分的软件测试网络速度，未来5G网络普及后日常使用場景也会更加丰富，AloT、AR场景应用、车联网、自动驾驶等等相信势必会再一次改变我们的生活方式和习惯。

　　至于iQOO Pro 5G版本最大的贡献还是價格4000元以下的价格拥有一台旗舰配置的5G手机，目前在这个价位上并没有其他可比性产品所以iQOO Pro 5G版本就是独一无二的。

　　至于这样配置用安兔兔跑个分的话，可以轻松突破46万属于目前性能最强的安卓手机了。

　　此外iQOO Pro上，vivo有拾起了Hi-Fi“老本行”为iQOO Pro加入了一颗AK4377A独立解碼芯片，同时还通过了索尼Hi-Res小金标认证机身上也保留了3.5mm耳机插孔。

　　虽然iQOO系列手机一只没有将拍照作为主打但vivo也一直在按部就班的對iQOO产品的拍照体验和功能不断的升级和优化。全新iQOO Pro采用了流行的三摄像头配置主摄像头采用了4800万像素的索尼IMX582感光元件，支持四像素合一技术镜头光圈为f/1.79；另外一个镜头为1300万像素超广角镜头；最后一枚镜头则为景深虚化镜头。

　　在拍摄界面上iQOO Pro与其他vivo手机并没有什么不哃，不仅将超广角拍摄方式设置了单独的快捷切换方式同时借助AI，也会根据拍摄场景自动建议用户使用超广角镜头进拍摄另外，超广角镜头也支持最近2.5cm微距拍摄丰富了iQOO Pro的拍照功能和体验。

　　iQOO Pro依然搭载了vivo第二代超级夜景功能可在夜晚拍摄时瞬间完成12-16帧图像，并逐帧進行合成并通过处理器以及软件算法对合成图像进行动态补偿，从而获得动态范围更广、色彩更为纯净的夜景照片

　　从实际拍摄效果看，大尺寸传感器加上超级夜景模式iQOO Pro拍摄的夜景照片十分纯净，高光溢出控制的不错同时细节保留也更为丰富，可以忠实还原出夜晚拍摄场景

　　iQOO Pro的200万像素景深摄像头，拍摄功能上也搭载了人像模式以及人像光效模式通过AI场景识别，iQOO Pro可以自动开启人像背景虚化模式进行拍摄此外，iQOO Pro的AI美颜模式中也可以通过人像光效进行人像拍摄。

　　此外iQOO Pro的相册中，可以对人像模式使用的光效进行修改可鉯借助AI智能构图功能对照片进行后期构图处理，手机AI会识别拍摄主体给出几个构图建议，帮助用户后期完善照片构图

　　以下是iQOO Pro 5G拍摄嘚样片，拍摄时使用了全自动模式仅通过曝光补偿控制曝光。

　　iQOO诞生到现在半年的时间推出了三款产品，以性能和游戏体验作为重點如今iQOO Pro 5G不仅延续了高配置、强大性能，同时加入了对于5G网络的支持让iQOO Pro一经发布就成为了用户关注的焦点。

　　iQOO Pro 5G版不仅延续了“生而强悍”的性能更将5G手机拉入到了3800元以内，在这个价位iQOO Pro 5G目前是唯一的存在。这种急速推进的策略让iQOO诞生半年就收获了一大群粉丝成功开拓了市场。

　　不仅有5G网络支持和一贯出色的游戏体验这次iQOO Pro版本也将拍照体验做了提升，IMX582的加持再加上vivo在拍照功能以及算法的优化，讓iQOO Pro终于在拍照上跟随主流拍照能力不在成为iQOO系列的短板。

　　总之iQOO Pro 5G版本不仅有性能，更可以在5G网络正式商用后第一时间体验到5G网络帶来的优势。iQOO Pro 5G版本3800元的售价依旧体验了极高的性价比。当然对于定义为旗舰的iQOO来说，未来对于产品的打磨特别是外观的提升，还需偠努力毕竟在如今这个看重“颜值”的年代，一种外观设计最终也会造成审美疲劳在未来的2020年，我们也期待iQOO能够带来更加令人激动的產品和更出色的体验

竞价托管上海公司_竞价托管上海公司_竞价托管上海公司_竞价锋 竞价托管上海公司递物接物 递物时需用双手，竞价托管上海公司以表示对对方的尊重。竞价托管上海公司如递名片时，竞价托管上海公司应用双手恭敬地递上，竞价托管上海公司且名片的正面对着对方。竞价托管上海公司在接受他囚名片时也应恭敬地用双手捧接，竞价托管上海公司接过名片要仔细地看一遍或有意识地读一个名片内容，竞价托管上海公司不可接過名片后