【把现有问题怎么办2】现用1K×8位的DRAM存储芯片构成2K×8位的存储器。 (1)总共需要多少D

一.选择题(每题1分共20分)

1. 我國在______ 年研制成功了第一台电子数字计算机,第一台晶体管数字计算机于______ 年完成 A. B. C. D.

A.CPU B.接口 C.控制器 D.专用芯片

3. 没有外存储器的计算机初始引导程序可以放在______ 。

5. 在机器数______ 中零的表示形式是唯一的。

A.原码 B.补码 C.移码 D.反码

6. 在定点二进制运算器中减法运算一般通過______ 来实现。

A.原码运算的二进制减法器 B.补码运算的二进制减法器

C.补码运算的十进制加法器 D.补码运算的二进制加法器

7. 下列有关运算器嘚描述中______ 是正确的

A.只作算术运算,不作逻辑运算 B.只作加法

C.能暂时存放运算结果 D.以上答案都不对

8. 某DRAM芯片其存储容量为512K×8位,该芯片的地址线和数据线数目为______

9. 相联存储器是按______ 进行寻址的存储器。

A.地址指定方式 B.堆栈存取方式

C.内容指定方式 D地址指定与堆栈存取方式结合

10. 指令系统中采用不同寻址方式的目的主要是______ 。

A.实现存储程序和程序控制 B.缩短指令长度扩大寻址空间,提高编程灵活性C.鈳以直接访问外存 D.提供扩展操作码的可能并降低指令译码难度

11. 堆栈寻址方式中设A为累加寄存器,SP为堆栈指示器Msp为SP

指示器的栈顶单元,如果操作的动作是:(A)→Msp(SP)-1→SP,那么出栈操作的动作为:A.(Msp)→A(SP)+1→SP B.(SP)+1→SP,(Msp)→A

12. 在CPU中跟踪指令后继地址的寄存器是______

A.主存地址寄存器 B.程序计数器 C.指令寄存器 D.状态条件寄存器

13. 描述多媒体CPU基本概念中正确表述的句子是______ 。

A.多媒体CPU是带有MMX技术的处理器

B.多媒体CPU是非流水线结构

C.MMX指令集是一种单指令流单数据流的串行处理指令

A.Futurebus+总线是一个高性能的同步总线标准

B.基本上是一个同步数据定时協议

C.它是一个与结构、处理器技术有关的开发标准

D.数据线的规模不能动态可变

15. 在______ 的微型计算机系统中外设可以和主存储器单元统一编址,因此可以不用I/O指令 A.单总线 B.双总线 C.三总线 D.多总线

16. 用于笔记本电脑的大容量存储器是______ 。

微机原理第五章练习题答案

CPU地址線与寻址存储器范围的关系是什么

【解】:CPU的地址线数量决定了可寻址存储器单元的数量,若CPU的地址线数量为N条则寻址存储器单元的數量为2N个。

SRAM存储器芯片容量与芯片地址线和数据线的关系是什么

【解】:不同型号的SRAM芯片的存储容量不同,可根据芯片的地址线数量和數据线数量确定芯片的存储容量若芯片的地址线数量为N,数据线数量为M则芯片的存储容量为2N×M(bit)或2N×M/8(BYTE)。从SRAM芯片的型号的型号也鈳知该芯片的存储容量例:6116,容量为16Kb或2KB;6264容量为64Kb或8KB。

简述PC机中内存储器和外存储器的应用特点

【解】:PC机中内存储器和外存储器都必不可少。PC机所用的操作系统存放在外存储器中当开机时,在内存储器中引导程序控制下CPU将存放在外存储器中的操作系统调入内存储器中。同理PC机的应用程序和数据也存放在外存储器中,CPU要执行某一应用程序或调用数据时也须先调入内存后执行或调用。当关机时內存储器中的信息将消失,而外存储器中的信息将保持

简述存储器芯片中存储单元数量与存储容量大小的关系。

【解】:在存储器芯片Φ存储单元数量与芯片的地址线数量有关,若地址线数量为N则存储单元数量为2N;存储容量除与存储单元数量有关外,还与芯片的数据線数量有关若地址线数量为N,数据线线数量为M则存储容量为2N×M。

简述表示存储器容量时符号B、KB、MB和GB的关系。

【解】:表示存储器容量时有存储字节(Byte)和存储位(bit)两种方式符号B、KB、MB和GB均为字节表示方式,B表示字节、KB表示千字节、MB表示兆字节、GB表示吉字节它们之間的关系是,1KB=1024B、1MB=1024KB、1GB=1024MB

简述存储器芯片的主要技术指标。

【解】:存储器芯片的主要技术指标有:存储容量表示一个存储器芯片上能存储哆少个用二进制表示的信息位数。存取时间指向存储器单元写入数据及从存储器单元读出数据所需的时间。功耗其一是指存储器芯片Φ存储单元的功耗,单位为μW/单元;其二是指存储器芯片的功耗单位为mW/芯片。工作电源指存储器芯片的供电电压。

简述CPU与Cache、主存和外存的关系

【解】:Cache、主存和外存为当前PC机的三级存储体系结构,CPU首先访问速度最快Cache而Cache的数据由主存提供,称Cache中的数据为主存中数据的映射而主存中的数据从速度最慢的外存获得。采用三级存储体系结构后可大大提高CPU的工作效率。

简述存储器与寄存器的异同

:存储器和寄存器均用于存放二进制信息。不同点:寄存器为CPU内部的存储单元数量较少,每个寄存器都指定专门用途并命名编程时用寄存器洺访问,例如 MOV AXBX;存储器为CPU外部的存储单元,数量较大每个存储单元都有地址,可存放指令和数据编程时用存储单元地址访问,例如 MOV AX[2000H]。

简述ROM与RAM的异同

【解】:相同点:ROM、RAM均为半导体存储器,构成计算机的内存储系统不同点:RAM中可写入和读取数据,掉电后存放的数據将消失称RAM为随机存取存储器;ROM中的数数据应预先写入,工作时只能读取数据不能改写数据掉电后预先写入的数据不会消失,称ROM为仅讀存储器

10、简述内存储器与外存储器的作用。

【解】:内存储器由半导体存储器构成有RAM和ROM两种,CPU可经存储器的存储单元地址访问;外存储器由磁、光材料构成用于存放长期有用的信息,CPU经I/O端口对磁盘或光盘进行访问

11、简述存储器芯片的位线扩展和字线扩展

【解】:存储器芯片的存储容量与存储器芯片的位线和字线有关,例如存储器芯片2114的存储容量为1024×4即字线为1024(表示2114有1024个存储单元),位线为4(表礻2114的每个存储单元中可存放4位二进制数)PC机中定义每个地址单元中的二进制数位为8,若用2114构成1KB的存储系统需2片2114,其中一片2114的数据线D0~D3接8位数据总线的D0~D3另一片2114的数据线D0~D3接8位数据总线的D4~D7,称为位线扩展若用6116(2048×8)构成4KB的存储系统,需2片6116每片的位线为8(不需位线扩展),芓线为2048需11条片内地址线A0~A10寻址,而4K存储单元的字线为4096需12条片内地址线A0~A11寻址,其中的片内地址线A11与字线扩展有关

12、名词解释:线选法、蔀分译码法、全译码法。

【解】:线选法:用CPU的片选地址线中的某一条直接控制存储器芯片的片选端此法简单且不需要其它逻辑电路,泹不利于存储系统的扩展;部分译码法:用CPU的片选地址线中的一些经译码器输出控制存储器芯片的片选端由于片选地址线未全用,会造荿存储单元有重复地址对应;全译码法:用CPU的片选地址线中的全部经译码器输出控制存储器芯片的片选端由于片选地址线全用,译码器較复杂因存储单元仅有惟一的地址对应,此法可方便存储系统的扩展

13、名词解释:片内地址线、片选地址线

【解】:片内地址线:为對存储器芯片中的每一个存储单元都能寻址,CPU为存储器提供的地址线;片选地址线:CPU的地址线中除提供给存储器芯片的片内地址线外,其余均为片选地址线用于确定某存储

器芯片在存储系统空间中的具体存储范围。

  1、 设某系统需装6KB的ROM地址范围安排在0000H~17FFH。请画出使鼡EPROM芯片2716构成的连接线路图

2716的容量为2K×8,需用3片进行字扩展2716有8条地址线(O7~O0)正好与CPU的地址总线(D7~D0)连接;11条地址线(A10~A0)与CPU的低位哋址线(A10~A0)连接。2716选片信号(CS)的连接是一个难点需要考虑两个问题:一是与CPU高位地址线(A15~A11)和控制信号(IO/M、RD)如何连接,二是根据给定的地址范围如何连接假如选择译码法,根据给定的地址范围可列出3片EPROM的地址范围如表6.1所示。

  其中CPU的高位地址线A11、A12、A13分別与74LS138的输入端A、B、C连接,A14与使能端G2B连接A15与使能端G2A连接;控制信号IO/M、RD经或非门与使能端G1连接。

  【解】 根据表6.1EPROM与CPU的连接如图6.18所示。

  2、设用2114静态RAM芯片构成4K×8位存储器其地址范围为2000H~2FFFH。试画出连接线路图

2114的结构是1K×4位,要用此芯片构成4K×8位的存储器需进行字位同时擴展需用芯片数为:M/m×N/n=4/1×8/4=8。可先用两片2114按位扩展方法组成1K×8的存储器组再用8片组成四组1K×8位的存贮器。1K芯片有10根地址线可接地址总线A9~A0,每组中的两片2114的数据线I/O4~I/O1则分别接数据总线的高4位D7~D4和低4位D3~D0。根据给定的地址范围可列出每组2114芯片组的地址范围如表6.2所礻。

  假如将高6位地址A15~A10用74LS138进行译码来控制各芯片的片选端由表6.2可知,高3位地址线A15~A13可分别接74LS138使能端的G2B、G2A、G1低3位地址线A12~A10可分别接74LS138輸入端的C、B、A。控制信号IO/M、WR经与非门接2114的写允许信号WE

  【解】 RAM存储芯片2114与CPU的连接线路图如图6.19所示。

  3、 设用单片存储容量为16K×1位的Intel 2116動态RAM芯片组成一个16K×8位的存储器其地址范围为4000H~7FFFH。试画出连接线路图

因2116芯片的容量为16K×1故需用8片按位扩展方法才能组成16K×8的存储器。烸片2116芯片上有一条I/O线正好分别与CPU的8条数据总线D7~D0相连。为解决2116用7个地址输入端传送14位地址的矛盾地址信息的输入采用分时方式,因此CPU在读或写存储器时,由M/IO信号经过行列选通信号发生器产生相应的行地址选通信号RAS、RAS,列地址选通信号CAS、CAS和读写控制信号WE分别送到2116囷地址多路转换器。当A15=0A14=1及IO/M=0时,利用RAS信号使动态RAM被选中CPU的地址总线A13~A0上的行地址A6~A0和列地址A13~A7,分别在RAS和CAS的控制下经地址多路轉换器,被分别送入2116芯片内部的行地址锁存器和列地址锁存器经译码后,选中被寻址的存储单元

  【解】 动态RAM存储芯片2116与CPU的连接线蕗图如图6.20所示。

  【分析】2716的容量为2K×8需用4片进行字扩展。2716有8条地址线(O7~O0)正好与CPU的地址总线(D7~D0)连接;11条地址线(A10~A0)与CPU的低位地址线(A10~A0)连接2114的结构是1K×4位,要用此芯片构成4K×8位的存储器需进行字位同时扩展需用芯片数为:M/m×N/n=4/1×8/4=8。可先用两片2114按位扩展方法组成1K×8的存储器组再用8片组成四组1K×8位的存贮器。1K芯片有10根地址线可接地址总线A9~A0,每组中的两片2114的数据线I/O4~I/O1则分别接数据總线的高4位D7~D4和低4位D3~D0。根据给定的地址范围可列出每组2114芯片组的地址范围和4片2716芯片的地址范围如表6.3所示。

  对于2716和2114分别需要11条和10条哋址线实现片内字选高位地址线A13、A12、A11用于EPROM和RAM芯片的片选。由于2114的存储容量为1K 而74LS138译码器的每条译码输出线可寻址2K字节的存储空间,因此需用A10与74LS138译码器的译码输出端进行逻辑组合(即二次译码)后才能对2114进行片选。

  【解】 根据地址范围表6.3可画出2716和2114的连接图如图6.21所示

  5、 在有16根地址总线的微机系统中,采用2732 EPROM存储器芯片形成8K字节的程序存储器,试画出存储器芯片的连接电路

  【分析】因为2732 芯片的容量为4K×8位,为了存储16位指令字需要使用两片此类芯片并联组成一组。其中数据总线的高8位D15~D8和低8位D7~D0分别与两片2732的数据输出线O7~O0相连;低位地址线A12~A1接至两片2716的A11~A0;其余的高位地址线和M/IO(高电平)控制信号组合用来产生选片信号CS与2732的CE信号连接,控制信号RD与2732的OE相连

  【解】 两片EPROM 2732组成的程序存储器如图6.22所示。

6、请用Intel 6116 RAM存储器芯片构成2K字的存储器画出电路连接图。

  【分析】因为6116 芯片的容量为2K×8位要构成2K芓存储器,需要使用两片此类芯片并联组成其中,CPU的数据总线的高8位D15~D8和低8位D7~D0分别与两片6116的数据输入输出线I/O7~I/O0相连;CPU的低位地址线A11~A1接至两片6116的A10~A0;地址信号A0和控制信号BHE分别与两片6116的选片信号CE相连用于选择偶数地址的低位库和奇数地址的高位库;控制信号RD和WR分别与6116的OE囷WE相连。

  【解】 两片6116组成的2K字存储器如图6.23所示

1、求内存单元中所定义的两个字节变量的连续内容之和。要求用三种不同的方法实现下面已给出一种方法,请自编出另两种方法的程序(提示:(1)用定义字的形式实现(2)用直接寻址方式实现)

我要回帖

更多关于 复现不了的问题 的文章

 

随机推荐