晶振是什么振动相位噪声抑制方法 的改进 提要 很多军用煞统如以相参雷达 基础的系统，都需要相位噪声很低的频率谅但是， 石英晶体谐振器对加速度是敏感的故振動 台上 的振荡器会受到 颧 窜调制，使得振荡器阳相位嵘 声严重恶化 既可 以减小振动 (加速度)影响而又不依靠笨重和庞大减振器的方法有好 幾 种 。其中包括改 进谐振器、谐振器组 【，、变窖管调整 【I、电容 自Ⅱ速度传感器 调整 !】和偏振效应调整 【1。 在过去几年里这几个方向都取得了一些进展 。但是制造 出有效灵敏度 (g)为 2×10 ／g振 荡器的主要 目标仍未达到。 本文介绍用 “偏振效应调整法”得到的最新结果鼡这种方法，在振动频率 为 5Hz~35OHz 时商业性振荡器的加速度敏感度可从 8×19I1。／g降到 8×IOI1 ／g本 文 还 对抑制振动诱发 边带所需的幅度和柑位精度进荇了分析 。 状态下的单边带相 位噪声 以及 同一振荡器 引 言 在 只承受10Hz~ 1MHz的 0．01g。／Hz随机 振动时的相位噪声 l0OHz以下 相位噪声 降 振动 条件下 的石英晶体振荡器 的相位噪 低50dB以上 。显然 以后 必 须 进一步研究 声被认为是一种严重限制某些雷达和导航系 减小振动影 响的各种方法 ，同时要考慮重复 统性能的因素例如，假定确一个10MHz振 性 、可生产性和成本 荡器，它所用谐振器的加速度敏感度为 5 × 10I1／E，一个100'Hz的 1g振动产生一条只 偏振效应调整 比载频低92dB的亮线 这个数 值 比要求的 约坏60dB 【，) 偏振效应调整方法，以前 曾由Rosati~il 一 l Filler介绍过 】简而言之，这种方法先用 加速度傳感器来敏感加速度 然后对敏感信 韫 号进行放大和倒相，再通过隔离 电阻将它直 耆f’I 接送到振荡器里 的SC切割谐振器 电极上 罂 通过偏振效应，Sc切割谐振器的频率得到 轻 调整 从而抵消了由加 速 度 日I起的频率变 化 。 ·VincentJ．Rosati “Suppression of 巅卑蕾咎 一 Vibration—induced Phase Noise in 图 1

本发明涉及电路技术领域尤其涉及一种快速起振电路、方法、晶体振荡器以及集成芯片。

石英晶体振荡器是利用石英晶体的压电效应制成的一种谐振器件由于石英晶體具有非常高的品质因数，因此石英晶体振荡器能够产生频率准确而稳定的振荡波形广泛用于对振荡频率要求较高的钟表、军工、通信等领域，目前绝大部分的集成芯片系统都是采用晶振是什么来为系统提供时钟信号。但是在电子领域，目前对低功耗低成本的集成電路的设计需求日益突出。而在晶振是什么电路的多项设计指标中起振时间尤为重要，特别是一些要求快速提供时钟来完成初始化的集荿电路晶振是什么的起振时间，很大程度上决定了集成芯片系统在启动过程中的绝大部分功耗因此，对于要求低功耗的集成芯片系统洏来说降低晶振是什么的起振时间，是一种简洁的降低功耗的方法

参考图1，所示是常见的晶振是什么内部电路组成由晶体、反相放夶器和电容阵列组成。目前对于如何降低晶振是什么起振时间，大部分都是从晶振是什么的启动原理入手对晶振是什么本身的参数进荇改变，例如改变晶振是什么内部反相放大器的偏置电流，或是改变晶振是什么内部lc阵列的电容值从而加速晶振是什么起振，减低起振时间但是，从晶振是什么本身的参数改进很容易因为温度、工艺、电压的变化而变化，加速时间也不确定这样导致产品的一致性較差，会受工艺影响并且，从晶振是什么本身的参数改进降低的时间也比较有限，一般来讲很难降低到400us以下。

基于上述现状本发奣的主要目的在于提供一种快速起振电路、方法、晶体振荡器以及集成芯片，能够快速降低晶振是什么的起振时间

为实现上述目的，本發明采用的技术方案如下：

一种用于晶振是什么模块的快速起振电路包括驱动电路、锁频环电路、以及开关电路，

所述快速起振电路的輸出端连接至晶振是什么模块为所述晶振是什么模块注入第一电流信号，所述第一电流信号的频率与所述晶振是什么模块的输出时钟频率一致；其中

所述驱动电路的输入端与所述晶振是什么模块连接，输出端与所述锁频环电路连接用于接收所述晶振是什么模块的输出時钟，将其放大后输入至所述锁频环电路并提供驱动；

所述锁频环电路的输入端与所述驱动电路连接，输出端通过开关电路与所述晶振昰什么模块连接用于接收所述放大后的输出时钟，将输出频率锁定为所述输出时钟的频率后为所述晶振是什么模块注入所述第一电流信号；

所述开关电路位于所述锁频环电路和所述晶振是什么模块之间，用于在所述晶振是什么模块完成起振后进入断开状态以断开所述鎖频环电路与所述晶振是什么模块的连接。

优选地所述开关电路还用于在所述锁频环电路锁定输出频率为所述输出时钟的频率后，进入閉合状态以接通所述锁频环电路与所述晶振是什么模块

优选地，所述锁频环电路包括鉴频鉴相器、电荷泵电路、低通滤波器以及振荡器其中，

所述鉴频鉴相器的两个输入端分别连接所述驱动电路和所述振荡器用于接收经所述驱动电路放大后的所述输出时钟以及所述振蕩器输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；

所述电荷泵电路的输入端与所述鉴频鉴相器连接输出端与所述低通滤波器连接，用于将所述电压时序差转换为电压控制信号后输出至所述低通滤波器；

所述低通滤波器用于将所述电压控制信号过滤紋波后输出至所述振荡器以调整所述振荡器的输出频率为所述输出时钟的频率。

优选地所述振荡器用于在锁定输出频率为所述输出时鍾的频率后，向所述晶振是什么模块注入所述第一电流信号以加速所述晶振是什么模块起振

优选地，所述低通滤波器为二阶低通滤波器

优选地，所述振荡器为rc振荡器或lc振荡器

优选地，所述开关电路包括幅度检测模块和开关模块；

所述幅度检测模块用于检测所述锁频环電路和所述晶振是什么模块输出根据检测结果控制所述开关模块进入闭合状态或断开状态。

优选地其特征在于，所述幅度检测模块还鼡于当检测到所述晶振是什么模块输出幅度达到预设阈值后断开所述驱动电路和所述锁频环电路与电源稳压模块的连接，关闭所述驱动電路和所述锁频环电路

为实现上述目的，本发明还采用技术方案如下：

一种晶体振荡器包括晶振是什么模块和如前所述的快速起振电蕗。

优选地所述晶体振荡器还包括电源稳压模块，用于为所述晶振是什么模块和所述快速起振电路独立供电

为实现上述目的，本发明還采用技术方案如下：

一种集成电路包括如前所述的晶体振荡器。

优选地所述集成电路为低功耗蓝牙soc芯片。

为实现上述目的本发明還采用技术方案如下：

一种快速起振方法，应用于晶体振荡器所述晶体振荡器包括晶振是什么模块和快速起振电路，所述快速起振电路包括驱动电路、锁频环电路、以及开关电路所述方法包括：

s1，所述晶振是什么模块上电开始起振输出时钟信号；

s2，所述驱动电路接收箌所述输出时钟后放大所述输出时钟并输入至所述锁频环电路；

s3，所述锁频环电路接收到放大后的所述输出时钟后进行锁频操作，将輸出频率锁定为所述输出时钟的频率；

s4所述锁频环电路完成锁频操作后，输出第一电流信号以注入所述晶振是什么模块；

s5所述开关电蕗检测到所述晶振是什么模块完成起振后，切换至断开状态以断开所述锁频环路与所述晶振是什么模块的连接停止向所述晶振是什么模塊注入所述第一电流。

优选地所述方法还包括以下步骤：

s6，所述开关电路检测到所述锁频操作完成后进入闭合状态以接通所述锁频环電路与所述晶振是什么模块。

优选地所述锁频环电路包括鉴频鉴相器、电荷泵电路、低通滤波器以及振荡器，步骤s3包括：

s31所述鉴频鉴楿器接收经所述驱动电路放大后的所述输出时钟以及所述振荡器输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；

s32所述电荷泵电路接收所述电压时序差，将所述电压时序差转换为电压控制信号后输出；

s33所述低通滤波器接收所述电压控制信号，过滤纹波后输出至所述振荡器以调整所述振荡器的输出频率为所述输出时钟的频率，锁定输出频率

优选地，步骤s33后步骤s3还包括：

s34，所述振蕩器在锁定输出频率为所述输出时钟的频率后向所述晶振是什么模块注入所述第一电流信号以加速所述晶振是什么模块起振。

优选地所述开关电路包括幅度检测模块和开关模块，其特征在于所述开关电路状态切换方法包括：

所述幅度检测模块检测所述锁频环电路和所述晶振是什么模块输出，根据检测结果控制所述开关模块进入闭合状态或断开状态

优选地，s5之后所述方法还包括以下步骤：

当所述幅喥检测模块检测到所述晶振是什么模块输出幅度达到预设阈值后，控制所述开关模块断开所述驱动电路和所述锁频环电路与电源稳压模块嘚连接关闭所述驱动电路和所述锁频环电路。

本发明采用的快速起振电路、方法、晶体振荡器以及集成电路通过从外部为晶振是什么紸入同频率的注入电流，从外部进行注入锁定不需要引入其他复杂的电路，减少了集成电路系统开机时的复杂度只需要简单的电路既鈳以完成晶振是什么的快速起振。同时通过外部注入，也不需要改变晶振是什么内部参数使起振时间更为稳定，整体电路简单稳定苴面积功耗都非常低。而注入同频率的电流可以迅速有效的加快晶振是什么起振，大幅降低晶振是什么启动时间降低到几十微秒以内。

本发明的其他有益效果将在具体实施方式中通过具体技术特征和技术方案的介绍来阐述，本领域技术人员通过这些技术特征和技术方案的介绍应能理解所述技术特征和技术方案带来的有益技术效果。

以下将参照附图对根据本发明的优选实施方式进行描述图中：

图1为現有技术中晶振是什么的内部电路示意图；

图2为本发明一种优选实施方式中包括快速起振电路的晶体振荡器的电路示意图；

图3为本发明一種优选实施方式中锁频环电路的电路示意图；

图4所示是本发明一种优选实施方式中锁频环电路202各模块的参数选择示意图；

图5所示是图4中锁頻环路锁频过程的仿真模拟图；

图6所示是本发明一种优选实施方式中快速起振方法的流程示意图。

为了对本发明的技术方案进行更详细的說明以促进对本发明的进一步理解，下面结合附图描述本发明的具体实施方式但应当理解，所有示意性实施例及其说明用于解释本发奣并不构成对本发明的唯一限定。

本发明应用于各种大型集成电路例如，soc(systemonchip芯片级系统)片上系统，尤其是对功耗要求较为严格的低功耗soc例如，低功耗蓝牙soc

请参考图2，所示是本发明一种优选实施方式中包括了快速起振电路的一个晶体振荡器的电路示意图

如图2所示，虛线框内为快速起振电路200在本实施例中，快速起振电路200的输入端连接晶振是什么模块100的输出端快速起振电路的输出端又连接至晶振是什么模块100的一个输入端，晶振是什么模块100与快速起振电路200形成一个闭环环路

快速起振电路从输出端输入一个第一电流信号注入晶振是什麼模块100，并且第一电流信号的频率与所述晶振是什么模块的输出时钟频率一致，由此通过输入与晶振是什么本身频率一致的注入电流，可以显著的减低晶振是什么的起振时间

继续参考图2，快速起振电路200包括驱动电路201、锁频环电路202、以及开关电路203

驱动电路201的输入端与與晶振是什么模块100连接，输出端与锁频环电路202连接用于接收晶振是什么模块100的输出时钟clock1，将clock1放大后输入至锁频环电路202为后续电路提供驅动。

可以理解驱动电路201与晶振是什么模块100连接的一端也即为快速起振电路200的输入端。

在本实施例中晶振是什么模块100刚开始起振时，其输出的信号clock1是非常微弱的这个微弱的时钟信号clock1很难直接被锁频环电路202检测到，也很难驱动后级电路因此，通过驱动电路201将clock1信号进行放大至合适的幅度直至锁频环电路202能够检测到该信号，同时也能够驱动后级电路。优选地放大后该clock1信号的幅度可以是0.5vdd，vdd为晶振是什麼模块所连接的电源电压

在本实施例中，驱动电路可以是由反向放大器构成的高增益驱动器对于驱动电路而言，对输入信号clock1进行放大所需要的时间是非常短的甚至可以达到纳秒级别。在本实施例中假设晶振是什么模块100刚开始起振时，时钟信号clock1的幅度是毫伏级别例如5mv放大后的信号幅度达到伏级别，例如0.5v通过多次仿真模拟确认，该时间可以为10～30us

锁频环电路202输入端与驱动电路201连接，输出端通过开关電路203与晶振是什么模块100连接用于接收放大后的输出时钟clock1，将输出频率锁定为输出时钟clock1的频率后为晶振是什么模块注入第一电流信号。

茬本实施例中clock1信号经放大后进入锁频环电路202，此时锁频环电路202开始锁频操作，锁频环电路202内部存在压控振荡器压控振荡器的输出信號也就是锁频环电路202的输出信号，假设clock1信号也即晶振是什么的输出频率为freq1锁频操作，即是将内部的压控振荡器的输出频率拉到和clock1同样的頻率freq1锁频环电路202的输出端连接着晶振是什么模块100的一个输入端，这样锁频环电路202输出的频率为freq1的第一电流信号，就注入到了晶振是什麼模块100中对于晶振是什么模块100而言，加入外部激励信号不一定能够显著地加速起振但是，如果加入与自身频率相同的外部激励电流其对于起振速度的加快是非常明显的，因此锁频环电路202所注入的频率为freq1的第一电流信号，可以使晶振是什么模块的振动幅度快速放大從而迅速地提高晶振是什么模块100的起振时间。

在本实施例中锁频环电路202包括鉴频鉴相器(pfd)2021、电荷泵电路(cp)2022、低通滤波器(lpf)2023以及振荡器(osc)2024。鉴频鉴楿器2021、电荷泵电路2022、低通滤波器2023以及振荡器2024依次连接鉴频鉴相器2021连接驱动电路201的输出端，振荡器2024的输出端也就是锁频环电路202的输出端連接晶振是什么模块100的一个输入端。

鉴频鉴相器2021的两个输入端分别连接驱动电路201的输出端和振荡器2024的输出端用于接收经驱动电路201放大后嘚输出时钟以及荡器2024输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；电荷泵电路2022的的输入端与与鉴频鉴相器2021连接輸出端与低通滤波器2023连接，用于将电压时序差转换为电压控制信号后输出至低通滤波器2023；低通滤波器2023将电压控制信号过滤纹波后输出至振蕩器2024以调整振荡器2024的输出频率为晶振是什么模块100输出时钟的频率。

在锁频环电路202中振荡器2024的输出端也就是锁频环电路202的输出端，在锁萣输出频率为晶振是什么模块100的输出时钟的频率freq1后振荡器2024持续输出频率为freq1的第一电流信号注入晶振是什么模块100，以加速晶振是什么模块100嘚起振

锁频环电路202的工作原理如下：鉴频鉴相器2021接收的两个输入信号，一个是由驱动电路201输出的放大后的clock1信号该信号作为参考周期信號，一个是振荡器2024输出的时钟信号clock2在锁频环电路202中，鉴频鉴相器2021为锁频环提供检频检相的功能将clock1信号与clock2信号的频率差转换为电压时序差给后一级电路。电荷泵电路2022将输入的电压时序差转化为电压信号后经低通滤波器2023滤除纹波后，对振荡器2024进行频率调整以使振荡器2024的輸出信号clock2的频率锁定在freq1，从而振荡器2024为锁频环电路202提供稳定的频率输出，频率锁定在freq1的第一电流信号由振荡器2024持续注入至晶振是什么模块100以加速起振。

进一步地在本发明实施例中，振荡器2024是压控振荡器可以是lc振荡器，也可以是rc振荡器本发明对此不作限制。低通滤波器2023是二阶低通滤波器(2ndorderlpf)

另外，由于锁频环电路202只需要输出固定频率的电流信号注入晶振是什么模块100就可以令晶振是什么模块100快速起振，因此对于锁频环电路202的性能要求不高，在电路器件的参数取值上可以取较小的参数值，而无需追求非常高的信噪比或是性能因此，其占用的面积也非常小对于锁频环电路202来说，从接收输入信号到锁定输出频率，这个过程一般而言非常迅速的一般都是以纳秒或微秒计算。以本实施例中锁频环路202为例在保证振荡器2024可以正常起振的前提下，假设相位裕度为70度带宽为1mhz，请同时参考图4和图5图4所示昰锁频环路202各模块的参数选择，图5是基于图4参数选择后得到的仿真模拟图如图4，电荷泵电路的输出电流icp＝0.5ua二阶低通滤波器的电容值和電阻值分别取c1＝0.112pf，c2＝3.5pf,r＝260ω，rc振荡器的工作频率为1mhz～50mhz其压控灵敏度为kvco＝50mhz/v，以以上参数进行模拟设计从接收输入，到rc振荡器输出频率稳定嘚时间为1us也即，锁频时间为1us以图4中参数进行电路设计，此时锁频环路202的总面积小于0.001mm²而对于晶体模块100而言，在以上参数基础上通过汸真模拟可以确认，从注入频率为freq1的第一电流到完成起振的时间，这个快速起振的时间大概为40us由此，对于晶体模块100来说其起振时间鈳以降低到90us以内。

在本实施例中相比于其他复杂的电路，采用了锁频环电路的快速起振电路的电路组成简单输出稳定，并且本身的功耗也非常小，占用的电路板面积也非常小而且，在基础上可以大幅度降低晶振是什么的启动时间，将起振时间缩减到几十微秒以内

可以理解的是，以上图4中元器件的参数设置仅仅是一个具体实施方式中的设计参数选择，在本发明中对于具体的参数选择并不限制，可以根据晶振是什么模块100的输出频率要求以及电路的功耗要求经过多次调试选择合适的参数值。

请继续参考图2在本实施例中，快速起振电路200还包括了开关电路203开关电路位于锁频环电路202和晶振是什么模块100之间，用于在晶振是什么模块100完成起振后进入断开状态以断开鎖频环电路202与晶振是什么模块100的连接。

可以理解是的在晶振是什么模块100正常起振，也即振动频率的幅度达到预设幅度值后为了避免起振电路的注入电流影响晶振是什么模块100的正常工作，此时不再需要注入电流，因此开关电路203设置在锁频环电路202和晶振是什么模块100之间，通过开关电路203的闭合与断开可以控制锁频环路202与晶振是什么模块100之间的接通与断开。当晶振是什么模块100完成起振后开关电路203进入到斷开状态，由此断开锁频环路202与晶振是什么模块100之间的连接切断注入电流。

优选地在其他实施例中，晶振是什么模块100处于刚起振时開关电路203也可以是处于断开状态，此时锁频环路202与晶振是什么模块100是断开的，当锁频环电路202完成锁频操作锁定输出频率为freq1后，开关电蕗203切换到闭合状态锁频环路202与晶振是什么模块100之间连通，此时频率锁定在freq1的第一电流信号，由锁频环路202注入至晶振是什么模块100以加速起振

可以理解的是，在其他实施例中在晶振是什么模块100完成起振前，开关电路203也可以一直保持在闭合状态

进一步地，开关电路203包括幅度检测模块和开关模块幅度检测模块检测锁频环电路202和晶振是什么模块100的输出，根据检测结果控制开关模块进入闭合状态或断开状态当幅度检测模块检测到锁频环电路202处于已经锁定输出频率为freq1时，控制开关模块闭合闭合后，频率锁定在freq1的第一电流信号由锁频环路202紸入至晶振是什么模块100以加速起振，幅度检测模块持续检测晶振是什么模块100的输出当晶振是什么模块100的输出幅度达到预设阈值后，此时控制开关模块切换到断开状态，切断第一电流的注入

可以理解的是，在其他实施例中开关电路203可以由场效应管构成。

同时驱动电蕗201和锁频环电路202在晶振是什么模块100完成起振正常工作后，已经无需再工作因此，在检测到晶振是什么模块100完成起振后可以断开驱动电蕗201锁频环电路202与电源稳压模块的连接，从而关闭驱动电路201和锁频环电路202

本发明采用的快速起振电路，通过从外部为晶振是什么注入同频率的注入电流从外部进行注入锁定，不需要引入其他复杂的电路减少了集成电路系统开机时的复杂度，只需要简单的电路既可以完成晶振是什么的快速起振同时，通过外部注入也不需要改变晶振是什么内部参数，使起振时间更为稳定整体电路简单稳定，且面积功耗都非常低而注入同频率的电流，可以迅速有效的加快晶振是什么起振大幅降低晶振是什么启动时间，降低到几十微秒以内

请继续參考图2，如图所示在本发明实施例中，晶体振荡器包括如所述的快速起振电路200和晶体模块100快速起振电路200和晶体模块100都由电源稳压模块獨立供电，由此可以在隔绝其他模块的同时，为晶体振荡器提供稳定的供电使晶体振荡器性能更加稳定，抗干扰性也更强

本发明一實施例同时提供一种集成电路，包括如前所述的晶体振荡器该集成电路可以是低功耗蓝牙soc芯片。

请参考图6所示是本发明另一实施例中晶振是什么快速起振方法的流程示意图，该晶振是什么快速起振方法可以用于如前所述的晶体振荡器所述方法包括以下步骤：

s1，晶振是什么模块上电开始起振输出时钟信号；

s2，驱动电路接收到所述输出时钟后放大所述输出时钟并输入至锁频环电路；

s3，锁频环电路接收箌放大后的所述输出时钟后进行锁频操作，将输出频率锁定为所述输出时钟的频率；

s4锁频环电路完成锁频操作后，输出第一电流信号鉯注入所述晶振是什么模块；

s5开关电路检测到所述晶振是什么模块完成起振后，切换至断开状态以断开所述锁频环路与所述晶振是什么模块的连接停止向所述晶振是什么模块注入所述第一电流。

在前文已经详细描述了快速起振电路和晶体振荡器的组成在此基础上，以丅对晶体振荡器工作时的整个完整的起振过程进行说明：

电源稳压模块开始供电后晶振是什么模块开始上电，晶振是什么模块开始工作输出信号微信，频率为freq1的时钟信号后面的驱动电路检测到该时钟信号后，开始将晶振是什么模块的输出放大并传送到后面一级的锁频環电路这一阶段保守估计在30us以内就可以完成。

当晶振是什么模块的输出被放大到可以被锁频环电路检测到的时候这时候锁频环电路开始工作，进行锁频操作锁频环电路可以将其输出，也即将内部振荡器的频率锁定到晶振是什么模块的频率即晶振是什么模块的频率和鎖频环电路内振荡器的频率相等。这个过程1us左右就可以完成

当锁频环电路的输出频率与晶振是什么模块的频率相等以后，锁频环电路开始向晶振是什么模块注入频率为freq1的第一电流信号晶振是什么模块快速起振，这个阶段的时间大概维持在40us左右

晶振是什么模块快速起振結束完成以后，开关电路可以检测到晶振是什么模块输出的幅度值达到预设阈值此时，开关电路切换至断开状态断开锁频环电路和晶振是什么模块的连接，锁频环电路停止向晶振是什么模块注入第一电电流至此，快速起振过程结束整个起振过程可以控制在81us内，相比於现有技术可以快速降低起振时间。

优选地在本实施例中，步骤s3后所述方法还包括以下步骤：

s6，开关电路检测到所述锁频操作完成进入闭合状态以接通所述锁频环电路与所述晶振是什么模块。

同时锁频操作完成后，开关电路进入到闭合状态此时，锁频环电路与晶振是什么模块之间通路接通频率为freq1的第一电流信号注入晶振是什么模块。

优选地在本实施例中，步骤s3包括：

s31所述鉴频鉴相器接收經所述驱动电路放大后的所述输出时钟以及所述振荡器输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；

s32所述电荷泵电路接收所述电压时序差，将所述电压时序差转换为电压控制信号后输出；

s33所述低通滤波器接收所述电压控制信号，过滤纹波后输出臸所述振荡器以调整所述振荡器的输出频率为所述输出时钟的频率，锁定输出频率

s34，所述振荡器在锁定输出频率为所述输出时钟的频率后向所述晶振是什么模块注入所述第一电流信号以加速所述晶振是什么模块起振。

在前文已经详细描述了锁频环电路的组成以及工作原理在此不再赘述。

优选地在本实施例中，开关电路包括幅度检测模块和开关模块开关电路状态切换方法包括：

所述幅度检测模块檢测所述锁频环电路和所述晶振是什么模块输出，根据检测结果控制所述开关模块进入闭合状态或断开状态

具体的，幅度检测模块检测鎖频环电路202和晶振是什么模块100的输出根据检测结果控制开关模块进入闭合状态或断开状态。当幅度检测模块检测到锁频环电路202处于已经鎖定输出频率为freq1时控制开关模块闭合。闭合后频率锁定在freq1的第一电流信号，由锁频环路202注入至晶振是什么模块100以加速起振幅度检测模块持续检测晶振是什么模块100的输出，当晶振是什么模块100的输出幅度达到预设阈值后此时，控制开关模块切换到断开状态切断第一电鋶的注入。

优选地在本实施例中，步骤s5后所述方法还包括以下步骤：

s7，当所述幅度检测模块检测到所述晶振是什么模块输出幅度达到預设阈值后控制所述开关模块断开所述驱动电路和所述锁频环电路与电源稳压模块的连接，关闭所述驱动电路和所述锁频环电路

当幅喥检测模块检测晶振是什么模块快速起振完成以后，控制开关模块进入断开状态断开驱动电路和锁频环电路与电源稳压模块的连接，关閉驱动电路和锁频环电路由此，既可以避免影响晶振是什么模块和集成电路芯片的正常工作还可以节省芯片的功耗。

本发明的快速起振方法通过快速起振电路从外部为晶振是什么注入同频率的注入电流，从外部进行注入锁定不需要引入其他复杂的电路，减少了集成電路系统开机时的复杂度只需要简单的电路既可以完成晶振是什么的快速起振。同时通过外部注入，也不需要改变晶振是什么内部参數使起振时间更为稳定，整体电路简单稳定且面积功耗都非常低。而注入同频率的电流可以迅速有效的加快晶振是什么起振，大幅降低晶振是什么启动时间降低到几十微秒以内。

本领域的技术人员能够理解的是在不冲突的前提下，上述各优选方案可以自由地组合、叠加

应当理解，上述的实施方式仅是示例性的而非限制性的，在不偏离本发明的基本原理的情况下本领域的技术人员可以针对上述细节做出的各种明显的或等同的修改或替换，都将包含于本发明的权利要求范围内

下载百度知道APP，抢鲜体验

使用百度知道APP立即抢鲜体验。你的手机镜头里或许有别人想知噵的答案