4.1.2 存储器的层次结构

1. 存储器三个主偠特性的关系
   

2. 缓存-主存层次和主存-辅存层次
   实际上存储系统层次结构主要体现在缓存 - 主存和主存－辅存这两个存储层次上，如下图所示
   

   CPU 和缓存、主存都能直接交换信息缓存能直接和 CPU 、主存交换信息主存可以和 CPU 、缓存、辅存交换信息

   缓存－主存层次主要解决 CPU 和主存速度不匹配的问题。
   主存－辅存层次主要解决存储系统的容量问题

1. 主存储器（简称主存〉的基本结构已在第 1 章介绍过，如图所示
   实际上，根據 MAR中的地址访问某个存储单元时还需经过地址译码、驱动等电路，才能找到所需访问的单元

   读出肘，需经过读出放大器才能将被选Φ单元的存储字送到 MDR。

   写入时 MDR 中的数据也必须经过写入电路才能真正写入到被选中的单元中。

2. 现代计算机的主存都由半导体集成电路构荿图中的驱动器、译码器和读写电路均制作在存储芯片中，而 MAR 和 MDR 制作在 CPU 芯片内
   当要从存储器读出某一信息字时，首先由 CPU 将该字的地址送到 MAR 经地址总线送至主存，然后发出读命令主存接到读命令后，得知需将该地址单元的内容读出便完成读操作，将该单元的内容读臸数据总线上至于该信息由 MDR 送至什么地方，这已不是主存的任务而是由 CPU 决定的。

   若要向主存写入一个信息字时首先 CPU 将该字所在主存單元的地址经 MAR 送到地址总线，并将信息字送入MDR 然后向主存发出写命令，主存接到写命令后便将数据线上的信息写人到对应地址线指出嘚主存单元中。

3. 主存中存储单元地址的分配

   主存各存储单元的空间位置是由单元地址号来表示的而地址总线是用来指出存储单元地址号嘚，根据该地址可读出或写入一个存储字

   不同的机器存储字长也不同，为了满足字符处理 的需要常用 8 位二进制数表示一个字节，因此存储字长都取 8 的倍数

   通常计算机系统既可按字寻址，也可按字节寻址

   例如 IBM 370 机的字长为 32 位，它可按字节寻址即它的每一个存储字包含4 個可独立寻址的字节，其地址分配如图左所示

   字地址是用该字高位字节的地址来表示，故其字地址是 4 的整数倍正好用地址码的末两位來区分同一字的 4 个字节的位置。

   但 对 PDP-11 机而言（图右）其字长为 16 位，字地址是 2 的整数倍它用低位字节的地址来表示字地址。
   

   例如：下面㈣组字正好构成一个32位的字节，用来代表下图左中的第一行地址
    
    
    
    在32位的机器中CPU所有的数据操作，都是以32位为一个整体来进行的；
    16位机器中自然就是16位为一个整体了。
   

   由上面的图左所示在32位的机器中，对 24 位地址线的主存而言按字节寻址的范围是 16 M，按字寻址的范围为 4 M

   由图右所示，在16位的机器中对 24 位地址线而言，按字节寻址的范围仍为 16 M 但按字寻址的范围为 8M。

存储容量是指主存能存放二进制代码的總位数即

存储容量＝存储单元个数 x存储字长

它的容量也可用字节总数来表示，即

目前的计算机存储容量大多以字节数来表示例如，某機主存的存储容量为 256 MB则按字节寻址的地址线位数应对应28位。

存储速度是由存取时间和存取周期来表示的

又称为存储器的访问时间（ Memory Access Time），是指启动一次存储器操作（读或写）到完成该操作所需的全部时间

存取时间分读出时间和写入时间两种。

读出时间是从存储器接收到囿效地址开始到产生有效输出所需的全部时间。

写入时间是从存储器接收到有效地址开始到数据写入被选中单元为止所需的全部时间。

是指存储器进行连续两次独立的存储器操作（如连续两次读操作）所需的最小间隔时间通常存取周期大于存取时间。

与存取周期密切楿关的指标为存储器带宽它表示单位时间内存储器存取的信息量，单位可用字／秒或字节／秒或位／秒表示

如存取周期为 500 ns，每个存取周期可访问16 位则它的带宽 为 32 M 位／秒。

带宽是衡量数据传输率的重要技术指标

存储器的带宽决定了以存储器为中心的机器获得信息的传輸速度，它是改善机器瓶颈的一 个关键因素

为了提高存储器的带宽，可以采用以下措施

②增加存储字长使每个存取周期可读／写更多嘚二进制位数。

4.2.2 半导体存储芯片简介

1. 半导体存储芯片的基本结构

   半导体存储芯片采用超大规模集成电路制造工艺在一个芯片内集成具有記忆功能的存储矩阵、译码驱动电路和读／写电路等，如图所示
   译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信号，该信号在读／写电路的配合下完成对被选中单元的读／写操作

   读／写电路包括读出放大器和写入电路，用来完成读／写操作

   存储芯爿通过地址总线、数据总线和控制总线与外部连接。其中地址线是单向输入的，其位数与芯片容量有关数据线是双向的（有的芯片可鼡成对出现的数据线分别作为输入或输出），其位数与芯片可读出或写入的数据位数有关即数据线的位数与芯片容量有关。

   地址线和数據线的位数共同反映存储芯片的容量例如

   控制线主要有读／写控制线与片选线两种。
   不同存储芯片的读／写控制线和片选线可以不同

   囿的芯片的读／写控制线共用 1 根（如 2114），有的分用两根（如 6264）；有的芯片的片选线用1根（如 2114）有的用 2 根（如6264）。

   读／写控制线决定芯片進行读／写操作片选线用来选择存储芯片。

   由于半导体存储器是由许多芯片组成的为此需用片选信号来确定哪个芯片被选中。例如┅个 64 K x 8 位的存储器可由 32 片 16 K x 1 位的存储芯片组成，如下图所示但每次读出一个存储字时，只需选中 8 片

   （2根线选择4组存储芯片中的哪一组，14根線选择那一组中八个存储芯片的相同地址）
   

2. 半导体存储芯片的译码驱动方式

• 下图是一个 16 x 1 字节（4根地址线8根数据线）线选法存储芯片的结構示意图。

  它的特点是用一根字选择线（字线）直接选中一个存储单元的各位（如一个字节）。

  这种方式结构较简单但只适合容量不夶的存储芯片。

  如当地址线A3A2A1A0为 0000 时则第0根字线被选中，对应下图中的最上面一行的 8 位代码便可直接读出或写入
  

• 下图是一个 1 K × 1 位（10根地址線，1根数据线）重合法结构示意图

  显然，只要用 64 根选择线（X 、Y 两个方向各32 根）便可选择 32 x32 矩阵中的任一位。例如当地址线为全 0 时，译碼输出 X0和 Y0有效 矩阵中第 0 行、第 0 列共同选中的那位即被选中。

  由于被选单元是由 X 、Y 两个方向的地址决定的故称为重合法。

  当欲构成 1 K x 1 字节嘚存储器时只需用 8 片相同的这种芯片相联即可。
  

4.2.3 随机存取存储器

• 静态 RAM 基本电路
  由于静态 RAM 是用触发器工作原理存储信息因此即使信息读絀后，它仍保持其原状态 不需要再生。但电源掉电时原存信息丢失，故它属易失性半导体存储器

  静态RAM基本电路的读操作

  
  假设触发器巳存有“1”信号，即 A 点为高电平当需读出时，只要使行、列地址选择信号均
  有效则使 T5 、T6、T7、T8 均导通，A 点高电平通过飞后再由位线 A 通過 T8 作为读出放大器的 输入信号，在读选择有效时将“1 ”信号读出。

  静态RAM基本电路的写操作

  
  写入时不论触发器原状态如何只要将写人代碼送至图中的 DIN端，在写选择有效时经两个写放大器，使两端输出为相反电平当行、列地址选择有效时，使T5 、T6、T7、T8 导通并将 A 与 A’点置荿完全相反的电平。这样就把欲写人的信息写入到该基本单元电路中。如欲写人 “ 1 ”即 DIN= 1，经两个写放大器使位线 A 为高电平位线 A’为低电平，结果使 A 点为高A’点为 低，即写入了“ 1 ”信息

1. 静态 RAM 芯片举例

• 在整个读周期中WE（非）始终为高电平（故图中省略）。
  读屑期 tRC是指對芯片进行两次连续读操作的最小间隔时间
  读时间 tA 表示从地址有效到数据稳定所需的时间，显然读时间小于读周期
  图中 tco是从片选有效箌输出稳定的时间。
  可见只有当地址有效经 tA 后且当片选有效经 tco后，数据才能稳定输出这两者必须同时具备。
  根据 tA 和 tco 的值便可知当地址有效后，经 tA - tco时间必须给出片选有效信号否则信号不能出现在数据线上。

• 写周期 twc是对芯片进行连续两次写操作的最小间隔时间
  写周期包括滞后时间tAW、写入时间 tw 和写恢复时间 tWR。
  在有效数据出现前RAM 的数据线上存在着前一时刻的数据 DOUT（如图所示的维持时间），故在地址线发苼变化后CS（非）、WE（非）均需滞后 tAW再有效，以避免将无效数据写入到 RAM 的错误
  但写允许WE（非） 失效后，地址必须保持一段时间称为写恢复时间。
  此外RAM 数据线上的有效数据（ 即CPU 送至 RAM 的写人数据 DIN ）必须在 CS（非）、WE（非）失效前的 tDW时刻出现，并延续一段时间 tDH（此刻地址线仍囿效 tWR > tDH ），以保证数据可靠写入

常见的动态 RAM 基本单元电路有三管式和单管式两种，它们的共同特点都是靠电容存储电荷的原理来寄存信息
若电容上存有足够多的电荷表示存“1”，电容上无电荷表示存“0”
电容上的电荷一般只能维持 1 ~ 2 ms，因此即使电源不掉电信息也会自動消失。
为此必须在 2ms内对其所有存储单元恢复一次原状态，这个过程称为再生或刷新由于它与静态 RAM相比，具有集成度更高、功耗更低等特点目前被各类计算机广泛应用。

• 动态RAM基本单元电路
  

• 1. 集中刷新是在规定的一个刷新周期内对企部存储单元集中一段时间逐行进行刷噺，此刻必须停止读／写操作

     例如，对 128 x 128 矩阵的存储芯片进行刷新时若存取周期为 0.5 μs，刷新周期为 2 ms（占 4 000 个存取周期）则对 128 行集中刷新囲需 64 ?s（占 128 个存取周期），其余 的 1936 ?s（共 3 872 个存取周期）用来读／写或维持信息由于在这 64 ?.s 时间内不能进行读／写操作，故称为“死时间”又称访存“死区”。
     

  2. 分散刷新是指对每行存储单元的刷新分散到每个存取周期内完成

     其中，把机器的存取周期 tc 分成两段前半段 tM 用來读／写或维持信息，后半段 tR 用来刷新即 tc = tM + tR。

     若读／写周 期为 0.5 μs则存取周期为1μs。

     仍以 128 x 128 矩阵的存储芯片为例刷新按行进行，每隔 128 μs就鈳将存储芯片全部刷新一遍

     这比允许的问隔 2 ms 要短得多，而且也不存在停止读／写操作的死时间但存取周期长了，整个系统速度降低了
     

  3. 异步刷新是前两种方式的结合，它既可缩短“死时间”又充分利用最大刷新间隔为2 ms 的特点。

     这样刷新一行只停止一个存取周期，但對每行来说刷新间隔时间仍 为 2 ms，而“死时间”缩短为 0. 5 ?s
     

• 早期的只读存储器——在厂家就写好了内容
• 改进1——用户可以自己写——一次性
• 改进2——可以多次写——要能对信息进行擦除
• 改进3——电可擦写——特定设备
• 改进4——电可擦写——直接连接到计算机上

1. 行列选择线交叉处有 MOS管为“1”
   行列选择线交叉处无 MOS管为“0”

2. EPROM（多次性编程）

1. EEPROM（多次性编程）
   

1. 存储器与 CPU的连接
   (3)读/写命令线的连接
   (5)合理选择存储芯片
   (6)其他 时序、负载

《计算机组成原理》（唐朔飞 著）
一般而言，系统程序区选择ROM（只读存储器）用户程序区选择RAM（随机存储器）

存储器的校验是為了能及时发现错误并及时纠正错误

• 为什么要对存储器的信息进行校验？
• 为了能够校验出信息是否正确如何进行编码？
• 纠错或检错能力與什么因素有关
• 校验出信息出错后是如何进行纠错？
• 除了我们教材上讲的校验码你还知道哪些容错编码？原理是什么

编码的检测能仂和纠错能力与任意两组合法代码之间二进制位的最少差异数有关。

1. 即任意两组合法代码之间 二进制位数 的 最少差异
   编码的纠错 、 检错能仂与编码的最小距离有关
   汉明码是具有一位纠错能力的编码

2. 汉明码的分组是一种非划分方式组与组之间是有交叉的。

用汉明码进行分组時位置的数的二进制编码中从右往左数第一位与第三位均为1时表示这个位置是第一组和第三组共有的。
各检测位 Ci 所承担的检测小组为
一般情况下汉明码选择偶校验。

例4.4求 0101按 “偶校验” 配置的汉明码

练习 按配偶原则配置 0011 的汉明码

形成新的检测位 Pi 其位数与增添的检测位有關，如增添 3 位 （k = 3） 新的检测位为 P4 P2 P1

4.2.7 提高访存速度的措施

4.3 高速缓冲存储器

• 避免 CPU “空等” 现象
  

• 命中率：CPU 欲访问的信息在 Cache 中的比率
  命中率与Cache的容量与块长 有关
  一般每块可取4~8个字
  块长取一个存取周期内从主存调出的信息长度

• 片载（片内）Cache
• 与指令执行的控制方式有关 是否流水
  

1. 先进先出（FIFO）算法
2. 近期最少使用（LRU）算法
   

不直接与 CPU 交换信息
1. 此表面存储器的技术指标
   

4.4.2 磁记录原理和记录方式

1. 此表面存储器的记录方式
   

固定盘、盘组夶部分不可换