1、为什么要对产品做电磁兼容设計
答：满足产品功能要求、减少调试时间，使产品满足电磁兼容标准的要求使产品不会对系统中的
其它设备产生电磁干扰。
2、对产品莋电磁兼容设计可以从哪几个方面进行
答：电路设计（包括器件选择）、软件设计、线路板设计、屏蔽结构、信号线/电源线滤波、电路嘚
3、在电磁兼容领域，为什么总是用分贝（dB）的单位描述
答：因为要描述的幅度和频率范围都很宽，在图形上用对数坐标更容易表示洏dB 就是用对数表示
4、 关于 EMC，我了解的不多但是现在电路设计中数据传输的速率越来越快，我在制做 PCB 板的时候
也遇到了一些 PCB 的 EMC 问题，但昰觉得太潜我想好好在这方面学习学习，并不是随大流大家学什么
我就学什么，是自己真的觉得 EMC 在今后的电路设计中的重要性越来越夶就像我在前面说的，自己了解
不深不知道怎么入手，想问问要在 EMC 方面做的比较出色，需要有哪些基础知识应该学习哪些基础
课程。如何学习才是一条比较好的道路我知道任何一门学问学好都不容易，也不曾想过短期内把他搞通
只是希望给点建议，尽量少走一些弯路
答：关于EMC 需要首先了解一下EMC方面的标准，如EN55022(GB9254)EN55024，以及简单测试原理另
外需要了解EMI元器件的使用，如电容磁珠，差模电感共模电感等，在PCB层面需要了解PCB 的布局、
层叠结构、高速布线对EMC的影响以及一些规则还有一点就是对出现EMC问题需要掌握一些分析与解决
思路。这些今后是作为一个硬件人员必须掌握的基本知识！
5、我是一个刚涉足 PCB 设计的新手我想向您请教一下，要想做好 PCB 设计我应该多多掌握哪方面的知
识?另外在 PCB 设计中遇到的关于安规方面的知识一般在哪里能找到?盼望您的指点，不胜感激!
答：对于PCB设计应该掌握： 1、熟悉与掌握相关PCB设计软件如POWERPCB/CANDENCE等；
2、了解熟悉所设计产品的具体架构，同时熟悉原理图电路知识包含数字与模拟知识；
3、掌握PCB加工流程、工艺、鈳维护加工要求；
4、掌握PCB板高速信号完整性、电磁兼容(emi与ems）、SI、PI仿真设计等相关的知识；
5、 如果相关工作涉及射频，还需掌握射频知识；
6、对于PCB设计地的按规知识主要看GB4943或UL60950一般的绝缘间距要求通过查表可以得到！
6、电磁兼容设计基本原则
答：电子线路设计准则电子线路设計者往往只考虑产品的功能，而没有将功能和电磁兼容性综合考虑因此产品在完成其功能的同时，也产生了大量的功能性骚扰及其它骚擾而且，不能满足敏感度要求电子线路的电磁兼容性设计应从以下几方面考虑：
元件选择在大多数情况下，电路的基本元件满足电磁特性的程度将决定着功能单元和最后的设备满足电磁
兼容性的程度选择合适的电磁元件的主要准则包括带外特性和电路装配技术。因为昰否能实现电磁兼容
性往往是由远离基频的元件响应特性来决定的而在许多情况下，电路装配又决定着带外响应（例如引线
长度）和不哃电路元件之间互相耦合的程度具体规则是：
⑴在高频时，和引线型电容器相比应优先进用引线电感小的穿心电容器或支座电容器来濾波。
⑵在必须使用引线式电容时应考虑引线电感对滤波效率的影响。
⑶铝电解电容器可能发生几微秒的暂时性介质击穿因而在纹波佷大或有瞬变电压的电路里，应该使用固
⑷使用寄生电感和电容量小的电阻器片状电阻器可用于超高频段。
⑸大电感寄生电容大为了提高低频部分的插损，不要使用单节滤波器而应该使用若干小电感组成的多
⑹使用磁芯电感要注意饱和特性，特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插
⑺尽量使用屏蔽的继电器并使屏蔽壳体接地
⑻选用有效地屏蔽、隔离的输入变压器。
⑼用於敏感电路的电源变压器应该有静电屏蔽屏蔽壳体和变压器壳体都应接地。
⑽设备内部的互连信号线必须使用屏蔽线以防它们之间的騷扰耦合。
⑾为使每个屏蔽体都与各自的插针相连应选用插针足够多的插头座。
7、方波脉冲驱动电感传感器的问题
答：1、信号测试过程Φ尽量在屏蔽环境下进行，如果不便的话至少要屏蔽传感器和前级。
2、测试过程中尽量使用差分探头或至少要尽可能减短探头的接哋线长度。这样能减少测试误差
3、你的电路实际工作频率并不太高，可以通过布线减少振铃为了噪声特性更好，应当考虑共模信号的抑
制问题必要时插入共扼电抗器，同时注意整个工作环境中的开关电源噪声以及避免电源耦合。
4、如果传感器允许可以使用电流放夶模式，这有利于提高速度降低噪声。模拟开关尽量放到前置放大
器之后尽管多了一路前放，但性能提高不少而且降低调试难度。
5、如果十分介意波形考虑额外的频率补偿。如果仅仅是数字检测则应当降低工作频率。总而言之能
低频则低频，能隔直则隔直
6、紸意AD转换前的抗混叠滤波，以及软件滤波提高数据稳定性。
8、GPS电磁干扰现象表现：尤其是GPS应用在PMP这种产品功能是MP4、MP3、FM调频+GPS导航功能的掱持
晶振等元器件很容易产生EMI/EMC电磁干扰，致使GPS Antenna的收星能力下降很多几乎没办法正常定位。
采取什么样的办法可以解决这样的EMI/EMC电磁干扰
答：可以在上面加上ESD Filter，既有防静电又能抗电磁干扰我们的手机客户带GPS功能的就用的这个
方法。做这些的厂家有泰克（瑞侃）佳邦，韩國ICT等等很多
9、板子上几乎所有的重要信号线都设计成差分线对，目的在增强信号抗干扰能力.那俺一直有很多困惑的
地方: 1.是否差分信号只萣义在仿真信号或数字信号或都有定义? 2.在实际的线路图中差分线对上的网罗
如滤波器应如何分析其频率响应，是否还是与分析一般的二端口网罗的方法一样? 3.差分线对上承载的
差分信号如何转换成一般的信号? 差分线对上的信号波形是怎样的相互之间的关系如何?
答：1，差分信号只是使用两根信号线传输一路信号依靠信号间电压差进行判决的电路，既可以是模拟信
号也可以是数字信号。实际的信号都是模擬信号数字信号只是模拟信号用门限电平量化后的取样结果。
因此差分信号对于数字和模拟信号都可以定义
2，差分信号的频率响应這个问题好。实际差分端口是一个四端口网络它存在差模和共模两种分析方式。
如下图所示在分析频率相应的时候，要分别添加同极性的共模扫频源和互为反极性的差模扫频源而相
应端需要相应设置共模电压测试点Vcm＝（V1＋V2）/2， 和差模电压测试点Vdm=V1-V2网络上有很多关
于差汾信号阻抗计算和原理的文章，可以详细了解一下
3，差分信号通常进入差分驱动电路放大后得到差分信号。最简单的就是差分共射镜潒放大器电路了这
个在一般的模拟电路教材都有介绍。下图是某差分放大器件的spice电路图和输出信号波形一般需要他们完全反相，有足夠的电压差大于差模电压门限当然信号不可避免有共模成分，所以差分放大器一个很
重要的指标就是共模抑制比Kcmr=Adm/Acm
10、我为单位的直流磁鋼电机设计了一块调速电路，电源端以用 0.33uf+夏普电视机电感+0.33uf 后不理
想后用 4 只电感串在 PCB 板电源端，但在 30~50MHz 之间超了 12db该如何处理？
答：通常来講LC或PI型滤波电路比单一的电容滤波或电感滤波效果要好。您所谓的电源端以用0.33uf+
夏普电视机电感+0.33uf 后不理想不知道是什么意思是辐射超标嗎？在什么频段我猜测直流磁钢电机
供电回路中，反馈噪声幅度大频率较低，需要感值大一点的电感滤波同时采用多级电容滤波，效果会
11、最近正想搞个 0--150M增益不小于 80 DB 的宽带放大器，!请问在 EMC 方面应该注意什么问题呢?
答1：宽带放大器设计时特别要注意低噪声问题比如偠电源供给必须足够稳定等。
答2：1. 注意输入和数出的阻抗匹配问题比如共基输入射随输出等
2. 各级的退偶问题，包括高频和低频纹波等
3. 深喥负反馈以及防止自激振荡和环回自激等
4. 带通滤波气的设计问题
答3：实在不好回答，看不到实际的设计一切建议还是老生常谈：注意EMC嘚三要素，注意传导和辐射
路径注意电源分配和地弹噪声。150MHz是模拟信号带宽数字信号的上升沿多快呢？如果转折频率也在
150MHz以下个人認为，传导耦合电源平面辐射将是主要考虑的因素，先做好电源的分配分割和去耦
电路吧。80dB增益够高的，做好前极小信号及其参考電源和地的隔离保护尽量降低这个部分的电源阻
12、求教小功率直流永磁电机设计中 EMC 的方法和事项。生产了一款 90W 的直流永磁电机(110~120V转
速 2000/分鍾)EMC 一直超标，生产后先把 16 槽改 24 槽有做了轴绝缘，未能达标!现在又要设计生产 125W
答：直流永磁电机设计中 EMC 问题主要由于电机转动中产生反電动势和换相时引起的打火。具体分析
可以使用RMxpert来设计优化电机参数，Maxwell2D来仿真EMI实际辐射
13、是否可用阻抗边界（Impedance）方式设定？或者用类姒的分层阻抗 RLC 阻抗又或者使用 designer
设计电路和 hfss 协同作业？
答：集中电阻可以用RLC边界实现；如果是薄膜电阻可以用面阻抗或阻抗编辑实现。
14、我现在在对外壳有一圈金属装饰件的机器做静电测试测试中遇到：接触放电 4k 时 32k 晶振没问题，
空气放电 8k 停振的问题如何处理？
答：有金属的话空气放电和接触放电效果差不多，建议你在金属支架上喷绝缘漆试试
15、我们现在测量 PCB 电磁辐射很麻烦，采用的是频谱仪加自淛的近场探头先不说精度的问题，光是遇
到大电压的点都很头疼生怕频谱仪受损。不知能否通过仿真的方法解决
答：首先，EMI 的测试包括近场探头和远场的辐射测试任何仿真工具都不可能替代实际的测试；其次，
Ansoft的PCB单板噪声和辐射仿真工具SIwave和任意三维结构的高频结构汸真器HFSS分别可以仿真单板
和系统的近场和远场辐射以及在有限屏蔽环境下的 EMI 辐射。 仿真的有效性取决于你对自己设计的
EMI 问题的考虑以忣相应的软件设置。例如：单板上差模还是共模辐射电流源还是电压源辐射等等。就
我们的一些实践和经验绝大多数的 EMI 问题都可以通過仿真分析解决，而且与实际测试比较效果非常
16、听说 Ansoft 的 EMC 工具一般仿真 1GHz 以上频率的，我们板上频率最高的时钟线是主芯片到 SDRAM 的
只有 133MHz其餘大部分的频率都是 KHz 级别的。我们主要用 Hyperlynx 做的 SI/PI 设计操作比较简单，
但是现在整板的 EMC 依旧超标影响画面质量。另外你们的工具和 Mentor PADS 有接ロ吗？
答：Ansoft的工具可以仿真从直流到几十GHz以上频率的信号只是相对其它工具而言，1GHz以上的有损
传输线模型更加精确据我所知，HyperLynx 主要是莋SI和 crosstalk的仿真以及一点单根信号线的EMI
辐射分析，目前还没有PI分析的功能影响单板的EMC 的原因很多，解决信号完整性和串扰只是解决EMC
的其中┅方面电源平面的噪声，去耦策略屏蔽方式，电流分布路径等都会影响到 EMC 指标这些都可
17、请说明一下什么时候用分割底层来减少干擾，什么时候用地层分区来减少干扰
答：分割底层，我还没听说过什么意思？是否能举个例子 地层分割，主要是为了提高干扰源和被干
扰体之间的隔离度如数模之间的隔离。当然分割也会带来诸如跨分割等信号完整性问题利用ansoft的
SIwave可以方便的检查任意点之间的隔离喥。当然提高隔离度还有其它办法，分层、去耦、单点连接、
都是办法具体应用的效果可以用软件仿真。
18、电容跨接两个不同的电源銅箔分区用作高频信号的回流路径众所周知电容隔直流通交流，频率越高
电流越流畅我的疑惑是现今接入 PCB 中的电平大都是经过虑除交鋶的，那么如前所述电容通过的是什么
呢?"交流的信号"吗?
答1：这个问题很有点玄妙没见过很服人的解释。对于交流理想的是，电源和地“短路”然而实际上
其间的阻抗不可能真的是 0 欧。你说的电容容量不能太大，以体现出“低频一点接地搞频多点接地”
这一原则。這大概就是该电容的存在价值经常遇到这样的情况：2 个各自带有电源的部件连接后，产生
了莫名其妙的干扰用个瓷片电容跨在2个电源間，干扰就没了
答2：该电容是用来做稳压和EMI用的，通过的是交流信号“现今接入PCB中的电平大都是经过虑除交流
的”的确如此，不过别莣了数字电路本身就会产生交流信号而对电源造成干扰，当大量的开关管同时作
用时对电源造成的波动是非常大的。不过在实际中這种电容主要是起到辅助的作用，用来提高系统的
性能其它地方设计的好的话，完全可以不要
答3：交流即是变化的。对于所谓的直流電平比如电源来说，由于布线存在阻抗当他的负载发生变化，
对电源的需求就会变化或大或小。这种情况下“串联”的布线阻抗僦会产生或大或小的压降。于是直
流电源上就有了交流的信号。这个信号的频率与负责变化的频率有关电容的作用在于，就近存储一萣的
电荷能量让这种变化所需要的能量可以直接从电容处获得。近似地电容（这时可以看成电源啦）和负载之间好像就有了一条交流囙路。电容起到交流回路的作用大致就是这样的吧……
19、公司新做了一款手机，在做 3C 认证时有一项辐射指标没过频率为 50-60M，超过了 5dB应該是充
电器引起的，就加了几个电容其它的没有，电容有 1uF100uF 的。请问有没有什么好的解决方案（不
改充电器只更改手机电路）在手机板的充电器的输入端加电容能解决吗？
答1：电容大的加大小的改小，串个BIT不过是电池导致的可能性不是很大。
答2：你将变频电感的外殼进行对地短接和屏蔽试试
答：避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)可用拉
大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边还要注意数字地
21、PCB 设计中如何解决高速布线与 EMI 的冲突？
答：因 EMI 所加的电阻电容或 ferrite bead 不能造成信号的一些电气特性不符合规范。 所以 最好
先用安排走线和 PCB 叠层的技巧来解决或减少 EMI 的问题， 如高速信号走内层 最后才用电阻电容或
ferrite bead嘚方式， 以降低对信号的伤害
22、若干 PCB 组成系统，各板之间的地线应如何连接
答：各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电源或信号送到 B 板子一定会有
等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗最小的地方流
回去所以，在各个不管是电源或信号相互连接的接口处分配给地层的管脚数不能太少，以降低阻抗
这样可以降低地层上的噪声。另外也可以分析整个电鋶环路，尤其是电流较大的部分调整地层或地线
的接法，来控制电流的走法(例如在某处制造低阻抗，让大部分的电流从这个地方走)降低对其它较敏
23、PCB 设计中差分信号线中间可否加地线？
答：差分信号中间一般是不能加地线因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦
34、适当选择 PCB 与外壳接地的点的原则是什么？
current)及控制此回流电流的路径例如，通常在高频器件或时钟产生器附近可鉯借固定用的螺丝将 PCB
的地层与chassis ground做连接以尽量缩小整个电流回路面积，也就减少电磁辐射
25、在电路板尺寸固定的情况下，如果设计中需偠容纳更多的功能就往往需要提高 PCB 的走线密度，但
是这样有可能导致走线的相互干扰增强同时走线过细也使阻抗无法降低，请介绍在高速（>100MHz）高
与信号完整性(signal integrity)有很大的影响以下提供几个注意的地方：
1.控制走线特性阻抗的连续与匹配。
2.走线间距的大小一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的
影响找出可容忍的最小间距。不同芯片信号的结果可能不同
3.选择適当的端接方式。
4.避免上下相邻两层的走线方向相同甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的
5.利用盲埋孔(blind/buried via)来增加走线面积但是PCB板的制作成本会增加。 在实际执行时确实很
难达到完全平行与等长不过还是要尽量做到。
除此以外可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响
26、PCB 设计中模拟电源处的滤波经常是用 LC 电路。但是为什么有时 LC 比 RC 滤波效果差
答： LC 与 RC 滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的感抗
(reactance)大小与电感值和频率有关如果电源的噪声频率较低，洏电感值又不够大这时滤波效果可能
不如 RC。但是使用 RC 滤波要付出的代价是电阻本身会耗能，效率较差且要注意所选电阻能承受的功
27、PCB 设计中滤波时选用电感，电容值的方法是什么
答：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力如果LC的输出端会有
机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度增加纹波噪声(ripple
noise)。 电容值则和所能容忍的纹波噪声规范值的大小有关纹波噪声值要求越小，电容值会较大而电
28、EMI 的问题和信号完整性的问题，是相互关联的如何在定义标准的过程中，平衡两者?
答：信号完整性和 EMC 还处于草案中不便于公开至信号完整性和 EMI 两者如何平衡，这不是测试规范的
事如果要达到二者平衡，最好是降低通信速度但大家都不认可。
29、PCB 设计中如何尽可能的达到 EMC 要求又不致造成太大的成本压力？
答： PCB板上会因EMC而增加的成本通瑺是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke
等抑制高频谐波器件的缘故除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整個系统通过 EMC的要求以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率(slew rate)较慢的器件以降低信号所产苼的高频成分。
2、注意高频器件摆放的位置不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配走线层及其回流电流路径(return current path)， 以减少高频的反射与辐
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声特别注意电容的频率
响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割并将连接器的地就近接到chassis ground。
走线特性阻抗的影响
7、电源层比地层內缩20H，H为电源层与地层之间的距离
30、PCB 设计中当一块 PCB 板中有多个数/模功能块时，常规做法是要将数/模地分开原因何在？
答：将数/模地分開的原因是因为数字电路在高低电位切换时会在电源和地产生噪声噪声的大小跟信号的
速度及电流大小有关。如果地平面上不分割且由數字区域电路所产生的噪声较大而模拟区域的电路又非常
接近则即使数模信号不交叉， 模拟的信号依然会被地噪声干扰也就是说数模哋不分割的方式只能在模
拟电路区域距产生大噪声的数字电路区域较远时使用。
31、在高速 PCB 设计时设计者应该从那些方面去考虑 EMC、EMI 的规则呢？
答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高
的部分(>30MHz)后者则是较低频的部分(
EMI/EMC 设计必须一开始布局时就要考虑箌器件的位置 PCB 迭层的安排， 重要联机的走法 器件的选
择等， 如果这些没有事前有较佳的安排 事后解决则会事倍功半， 增加成本. 例如時钟产生器的位置尽
量不要靠近对外的连接器 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射， 器件
率响应是否符匼需求以降低电源层噪声. 另外 注意高频信号电流之回流路径使其回路面积尽量小(也就
是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后，
32、PCB 设计时怎样通过安排迭层来减少 EMI 问题？
答：首先EMI 要从系统考虑，单凭 PCB 无法解决问题层叠对 EMI 来讲，我认为主要是提供信号最短回
流路径减小耦合面积，抑制差模干扰另外地层与电源层紧耦合，适当比电源层外延对抑制共模干扰
答：一般铺铜有几个方面原因：
１， EMC.对于大面积的地或电源铺铜会起到屏蔽作用，有些特殊地如PGND起到防护作用。
２ ２，PCB工艺要求┅般为了保证电镀效果，或者层压不变形对于布线较少的PCB板层铺铜。
３ ３，信号完整性要求给高频数字信号一个完整的回流路径，並减少直流网络的布线
５， 当然还有散热特殊器件安装要求铺铜等等原因。
７ 34、安规问题：FCC、EMC 的具体含义是什么？
１０ 电磁兼容。FCC是个标准组织EMC是一个标准。标准颁布都有相应的原因标准和测试方法。
１２ 35、在做 pcb 板的时候，为了减小干扰地线是否应该构成閉和形式？
１４ 答：在做PCB 板的时候，一般来讲都要减小回路面积以便减少干扰，布地线的时候也不 应布成闭合形
１５， 式而是布荿树枝状较好，还有就是要尽可能增大地的面积
１７， 36、PCB 设计中如何避免串扰？
１９ 答：变化的信号（例如阶跃信号）沿传输线由A箌B 传播，传输线 C-D 上会产生耦合信号变化的信号一
２０， 旦结束也就是信号恢复到稳定的直流电平时耦合信号也就不存在了，因此串扰僅发生在信号跳变的过程
２１ 当中，并且信号沿的变化（转换率）越快产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦
２２ 合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc
２３， 这个两个信号极性楿同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL这两个信号极性相反。
２４ 耦合电感电容产生的前向串扰和反向串扰同時存在，并且大小几乎相等这样，在受害网络上的前向串扰
２５ 信号由于极性相反，相互抵消反向串扰极性相同，叠加增强串扰汾析的模式通常包括默认模式，三态
２６ 模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式即侵害网络驱动器由翻轉信号驱动，
２７ 受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值这种方式对于单向信号的串扰分析比
２８， 较囿效三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态来检测串
２９， 扰大小这种方式对双向或複杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态
３０， 仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和这种方式一般只对个别关键网络进行分析，
３１ 因为要计算的组合太多，仿真速度比较慢
３３， 37、在 EMC 测试中发现时钟信號的谐波超标十分严重只是在电源引脚上连接去耦电容。在 PCB 设计中需
３４ 要注意哪些方面以抑止电磁辐射呢？
３６ 答： EMC的三要素为輻射源，传播途径和受害体传播途径分为空间辐射传播和电缆传导。所以要抑制谐
３７ 波，首先看看它传播的途径电源去耦是解决傳导方式传播，此外必要的匹配和屏蔽也是需要的。
３９ 38、在 PCB 设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模擬地为什么要对地线
４０， 进行划分
４２， 答：划分地的目的主要是出于 EMC 的考虑担心数字部分电源和地上的噪声会对其它信号，特別是模拟信
４３ 号通过传导途径有干扰。至于信号的和保护地的划分是因为 EMC 中 ESD 静放电的考虑，类似于我们生活
４４ 中避雷针接地的莋用。无论怎样分最终的大地只有一个。只是噪声泻放途径不同而已
４５， 39、PCB 设计中在布时钟时，有必要两边加地线屏蔽吗
４７， 答：是否加屏蔽地线要根据板上的串扰/EMI情况来决定而且如对屏蔽地线的处理不好，有可能反而会使
５０ 40、近端串扰和远端串扰与信號的频率和信号的上升时间是否有关系？是否会随着它们变化而变化如果
５１， 有关系能否有公式说明它们之间的关系？
５３ 答：應该说侵害网络对受害网络造成的串扰与信号变化沿有关，变化越快引起的串扰越大，（V=L*di/dt）
５４， 串扰对受害网络上数字信号的判决影响则与信号频率有关频率越快，影响越大
５６， 41、在设计 PCB 板时有如下两个叠层方案： 叠层 1 》信号 》地 》信号 》电源＋1.5V 》信号 》电源
５７， ＋2.5V 》信号 》电源＋1.25V 》电源＋1.2V 》信号 》电源＋3.3V 》信号 》电源＋1.8V 》信号 》地 》
５８ 信号 叠层 2 》信号 》地 》信号 》电源＋1.5V 》信号 》地 》信号 》电源＋1.25V +1.8V 》电源＋2.5V
５９， +1.2V 》信号 》地 》信号 》电源＋3.3V 》信号 》地 》信号 哪一种叠层顺序比较优选对于叠层 2，
６０ 中间的两个分割电源层是否会对相邻的信号层产生影响？这两个信号层已经有地平面给信号作为回流路
６３ 答：应该说两种层叠各有好处。第一种保證了平面层的完整第二种增加了地层数目，有效降低了电源平
６４ 面的阻抗，对抑制系统EMI 有好处 理论上讲，电源平面和地平面对于茭流信号是等效的但实际上，地
６５ 平面具有比电源平面更好的交流阻抗，信号优选地平面作为回流平面但是由于层叠厚度因素的影响，例
６６ 如信号和电源层间介质厚度小于与地之间的介质厚度，第二种层叠中跨分割的信号同样在电源分隔处存在
６７ 信号回流鈈完整的问题。
７０ 波信号和 800hz 的音频信号，此时如何设计 PCB 才能提供高抗干扰能力?对于 89C51 等单片机而言多大
７１， 的信号的时候能够影响 89C51 嘚正常工作?除了拉大两者之间的距离之外还有没有其它的技巧来提高系
７２， 统抗干扰的能力?
７４ 答： PCB设计提供高抗干扰能力，当然需要尽量降低干扰源信号的信号变化沿速率具体多高频率的信号，
７５ 要看干扰信号是那种电平，PCB 布线多长除了拉开间距外，通过匹配或拓扑解决干扰信号的反射过冲
７６， 等问题也可以有效降低信号干扰。
７８ 43、请问在 PCB 布线中电源的分布和布线是否也需要象接地一样注意。若不注意会带来什么样的问题会
７９， 增加干扰么
８１， 答：电源若作为平面层处理其方式应该类似于地层的处理，当然为了降低电源的共模辐射，建议内缩
８２ 20倍的电源层距地层的高度。如果布线建议走树状结构，注意避免电源环路问题电源闭环会引起较大
８５， 44、我做了个 TFT LCD 的显示屏别人在做 EMC 测试时，干扰信号通过空间传导过来导致屏幕显示的图
８６， 象会晃动幅度挺大的。谁能指点下要怎么处理！是在几股信号线上加 干扰脉冲群，具体是叫什么名字我也不太清楚干扰信号通过信号线辐射出来的。
８８ 答：如果是单独的LCD，EMC测试中的脉冲群试验几乎是过不去的特别是用耦合钳的时候，会够你受的了
８９， 如果是仪器中用到了 LCD就不难解决了，例如信号线的退耦处理导电膏适当减小 LCD 入口的阻抗，屏
９０ 表面加屏蔽导电丝网等。
９２ 45、前段时间 EMC 测试，GSM 固定無线电话在 100MHz-300MHz 之间有辐射杂散现象之后，公司寄给我两
９３ 部喷有静电漆的屏蔽外壳话机，实验室不准换整部话机我就把喷有铁磁性材料的静电漆的外壳换到了要
９４， 修改测试的话机上测试结果显示以前的杂散现象没有了，但是主频出现了问题话机工作的主频是
９５， 902MHz但在 905-910MHz 之间又出现了几个频率，基本情况就是这样修改过程中，我只换了外壳电
９６， 路板和其他硬件都没有做任何修改
９８， 答：话机种类可以理解为：无线手机、无绳电话等等需要明确一下：话机的类型、主机工作频率范围以
９９， 及机壳静电喷涂材料嘚类型：如铁磁类或非铁磁类导电材料以及导电率等
１０２， 号在整块板上乱窜从而影响性能？我做的是一块低频的数据采集卡这個问题可能不需要担心，但还是
１０５ 答1：对于模、数混合的PCB 板，模、数、地建议分开最后再同点接地，如用“瓷珠”或0欧电阻连接
１０６， 高速的数据线最好有两根地线平行走可以减少干扰。
１０９ 热比较快。这样做对EMI应该是有好处的增加焊盘与铜的接触面積。
１１１ 答3：实心敷铜时选pour over all same net objects不会有副作用。应该选择为铺花焊盘而不是实心焊
１１２ 盘，因为实心焊盘散热快可能导致回流焊时發生立碑的情况。
１１４ 47、请问什么是磁珠，有什么用途磁珠连接、电感连接或者 0 欧姆电阻连接又是什么 ？
１１６ 答：磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力
１１７， 磁珠是用来吸收超高频信号象一些RF电路，PLL振荡電路，含超高频存储器电路（DDR SDRAMRAMBUS
１１８， 等）都需要在电源输入部分加磁珠而电感是一种蓄能元件，用在LC 振荡电路中低频的滤波电路等，其
１１９ 应用频率范围很少超过错50MHZ。
１２１ 磁珠的功能主要是消除存在于传输线结构（电路）中的 RF 噪声，RF 能量是叠加在直流传输電平上的交流
１２２ 正弦波成分，直流成分是需要的有用信号而射频RF能量却是无用的电磁干扰沿着线路传输和辐射（EMI）。
１２３ 要消除这些不需要的信号能量，使用片式磁珠扮演高频电阻的角色（衰减器）该器件允许直流信号通过，
１２４ 而滤除交流信号。通常高频信号为30MHz以上然而，低频信号也会受到片式磁珠的影响
１２５， 要正确的选择磁珠必须注意以下几点：
１２６， 1、不需要的信号嘚频率范围为多少;
１２７ 2、噪声源是谁;
１２８， 3、需要多大的噪声衰减;
１２９ 4、环境条件是什么（温度，直流电压结构强度）;
１３０， 5、电路和负载阻抗是多少;
１３１ 6、是否有空间在PCB板上放置磁珠;
１３３， 前三条通过观察厂家提供的阻抗频率曲线就可以判断在阻忼曲线中三条曲线都非常重要，即电阻感抗
１３４， 和总阻抗总阻抗通过ZR22πfL()2+:=fL来描述。通过这一曲线选择在希望衰减噪声的频率范围內具有
１３５， 最大阻抗而在低频和直流下信号衰减尽量小的磁珠型号 片式磁珠在过大的直流电压下，阻抗特性会受到
１３６ 影响，叧外如果工作温升过高，或者外部磁场过大磁珠的阻抗都会受到不利的影响。 使用片式磁珠和
１３７ 片式电感的原因： 是使用片式磁珠还是片式电感主要还在于应用。在谐振电路中需要使用片式电感而需
１３８， 要消除不需要的EMI噪声时使用片式磁珠是最佳的选择。
１４０ 48、刚才是做硬件设计的工作。请教各位怎么样确定消除导线间串扰得电容容值
１４２， 答：在 PCB 布线时应该注意不要有太长的岼行走线尤其是高速或高摆幅信号。如果无法避免其间保持
１４３， 足够的距离或者添加地线隔离受体积限制和抗干扰要求高的部位可用金属屏蔽合隔离。
１４５ 49、在实际做产品的时候发现了一个很头疼的问题。将开发的样机放在某个干扰很厉害的车上的时候为
１４６， 了解决续流的问题讲一个小电瓶并接在汽车的电源上（加了一个二极管防止小电瓶的电压被拉跨。）但
１４７ 是发现一旦与汽车的打铁地线一连接，终端就会被干扰有好的建议吗？
１４９ 答：这是很明显的 EMC 问题，车上电火花干扰导致你的终端设备被干扰，这个干扰可能是辐射也可能
１５０， 是传导到你的终端
１５２， 这个问题很多种原因：
１５３ 1、接地问题，你的终端主板上地线嘚走线问题布铜的情况
１５４， 2、外壳的屏蔽问题做好是金属外壳，将不是金属部分外壳用锡箔封上可以一试
１５５， 3、线路板的咘局电源部分和CPU部分尽量分开，电源部分走线要尽量粗尽量短，布线规则很重要
１５６ 4、线路板的层数比较重要，一般汽车上电子產品主板最好是至少4层板两层板抗干扰可能较差
１５７， 5、加磁环你可以考虑在做试验时在电源线上套上磁环
１５９， 当然可能还有佷多别的解决方法具体情况可能不一样，希望对你能够有所帮助
１６１ 50、问在电路中，为什么在 SCL、SDA、AS 都串联一个电阻电阻的大小在電路中都会有什么影响？
１６３ 答：上拉是增加抭干扰能力的，一般取值 Vcc/1mA~10K；串联是阻尼用的一般取 33ohm~ 470ohm， 即当信号线上的脉冲频率较高时將会从线的一端反射到另一端这将可能影响数据及有 EMI，加串一个电阻在
１６４ 线中间将可有效控制这种反射。
１６６ 51、品在做 CE/FCC 测试時，如果在 200MHz 时辐射偏高超过可接受的范围，应该怎么消除磁珠应该怎
１６７， 么选择另外晶振倍频部分的辐射应该如何去消除。
１６９ 答：你谈到的问题实在是太简单，没有办法给与你一个非常准确的答复不过根据我个人的经验，给点思
１７２ 如果你能肯定是倍频，则主要对产生倍频的器件进行进行处理这应该是有目标的，在处理是可以直接试
１７３ 一试，将产生倍频的器件进行一个简单嘚屏蔽（只需要用可乐罐做个屏蔽罩关键是要注意接地。）在进行
１７４ 测试看看辐射值是否降低，如果降低则明确辐射的来源在專门对其进行屏蔽处理。如果没有变化则应
１７５， 重点考虑一下露在外面的传输线，如果传输线能接地一定要接地最好能采用屏蔽线试一试，看看有没
１７６ 有变化，以确认是否与传输线有关最后就是箱体本身的屏蔽问题，这个问题比较复杂而且成本较高，
１７７ 是在没有办法的情况才考虑解决的方式。这几种方式都尝试后辐射值应该会降低的。
１７９ 52、最近在写一个 2KW 的吸尘器软件，功能是实现了但过不了 EMC。请指点下软件上面采用哪种算法，
１８０ 可以过 EMC! 功能简述如下：
１８１， 1、软起动和软调速功能(所谓软起动也就是电机慢慢的加速，速度不会突变)
１８２ 2、可以调节电机的转速。
１８３ 3、是用可控硅控制电机的。控制方式是对正弦波斩波
１８４， 在硬件方面电路很简单，硬件处理 EMC 就只一个 0.1uF 的安规电容
１８６， 答： 和硬件方面沟通可能要多下功夫，单纯软件很难解决
１８８， 53、DECODER 中的 DA 的转换频率从芯片里面顺电源和地辐射出来为 166M。我在电源上并了个 1N 或
１８９， 630P或 30P 但都屡不掉。两层板电源囙路很短，请给点建议并分析下滤不掉的原因。
１９１ 答1：电源的质量差（负载能力），DA应该单独用一个电源
１９３， 答2：首先检查输出端接地是否良好在将信号输出端口串BEAD试试。
１９５ 答3：我认为你可以将其地用100M磁珠损号166M高频。
１９７ 54、 要做多路的温度采集，用的是 K 型热电偶电源用电荷泵转换模块，信号调理部分想用 AD620 和 OP07
１９８ 做二级放大，现在有几个地方不太有把握请做过的帮忙！
１９９， 一是电源我现在用 12v 电瓶供电，用电荷泵转换成+/-12v这样的电压有一定的纹波，对信号的采集比
２００ 较不利，是否该直接用电瓶電压做成单电源的呢
２０１， 二是热电偶的两个信号端是否按 AD620 的数据手册上例子一样直接输入 AD620 的输入端即可我看手册上还有 EMI FILTER 的部分，這部分对测量热电偶的情况应该怎么加进去呢热电偶的冷端是该接地还是接
２０２， 一个稳定的电压呢
２０３， 三因为我要求的温喥涉及到零下，因此 AD620 输出后要分别经过同相放大和反相放大再送入 A/D 端口
２０４， 我打算用 OP07 制作二级滤波一级是无限增益滤波电路，二級是同相放大 2 倍和反相放大 2 倍的滤波电
２０５ 路，不知道这样可不可以
２０７， 答：如你的热电偶的冷端接地(许多设备热电偶一端已接地)而且测温零度以下，你最好还是用+/-电源
２０８， 这是通常的做法电源的纹波要好，但不一定正负对称你可再加稳定的 LDO 实现。低频滤波对结果很有
２０９ 影响，但一级滤波应能满足EMI 部分要看你的应用环境。对多路测温你可将多路器放在放大之前以降
２１０， 低成本多路器应要差分输入，热电偶输入导线也应是热电偶型的挺贵的。
２１２ 55、电磁兼容的一些基本问题：认证中经常遇到的┅些 EMC 问题。
２１４ 答：下面是总结出来的一些针对于电子产品中的部分问题。
２１５ 一般电子产品都最容易出的问题有：RE--辐射，CE--传导ESD--静电。
２１６ 通讯类电子产品不光包括以上三项：RE，CEESD，还有Surge--浪涌（雷击打雷）
２１７， 医疗器械最容易出现的问题是：ESD--静电EFT--瞬態脉冲抗干扰，CS--传导抗干扰RS--辐射抗干扰
２１８， 针对于北方干燥地区产品的ESD--静电要求要很高。
２１９ 针对于像四川和一些西南多雷哋区，EFT防雷要求要很高
２２１， 56、请问怎样才能去除 IC 中的电磁干扰?
２２３ 答：IC 受到的电磁干扰，主要是来自静电（ESD）解决 IC 免受 ESD 干扰，一方面在布板时候要考虑 ESD
２２４ （以及 EMI）的问题，另一方面要考虑增加器件进行 ESD 保护目前有两种器件：压敏电阻（Varistor）
２２５， 和瞬態电压抑制器TVS（Transient Voltage Suppressor）前者由氧化锌构成，响应速度相对慢电压抑
２２６， 制相对差而且每受一次 ESD 冲击，就会老化直到失效。而 TVS 是半導体制成响应速度快，电压抑制
２２７ 好，可以无限次使用从成本角度看，压敏电阻成本要比TVS低
２２９， 57、电磁干扰现象表现：尤其是 GPS 应用在 PMP 这种产品功能是 MP4、MP3、FM 调频+GPS 导航功能的手
２３０， 持车载两用的 GPS 终端产品手持车载两用的 GPS 导航终端一定的有一个内置 GPS Antenna，这樣 GPS
２３２ 能力下降很多，几乎没办法正常定位不知道有没有 GPS 设计开发者遇到过这样的电磁干扰，然后采取有
２３３ 效的办法解决这樣的电磁干扰，什么样的解决办法？
２３５ 答 1：我觉得这个问题主要出在电路设计上，多半是电路的保护跟屏蔽做的不好我现在的愙户已经没有
２３６， 这方面的困惑了他们现在有两部分电磁干扰现象，但基本都已经解决/ bluetooth 的电磁干扰2 遥控
２３７， 器的电磁干扰解决办法:第1项我还没找到答案，第2项增大遥控器的有效距离到5M
２３９， 答 2：各功能模块在 PCB 上的分布很重要在 PCB Layer 之前要根据电流大小，各蔀分晶体频率合理规划，然后各部分接地非常重要此为解决共电源和地的干扰。 根据实测主要振荡源之间的空间距离对辐
２４０， 射影响很大稍远离对干扰有明显降低，如空间不允许有必要对其做局部屏蔽，但前提是在 PCB 同一块
２４１ 接地区内，然后对电源的出叺口去耦磁珠电容是不错的选择，蓝牙及GPS可印板电感电源 DC/DC的转
２４２， 换频率选择也很重要不要让倍频（多次谐波）与其他电路的頻率（特别是接受）重合，有些 DC/DC 频率
２４３ 是固定的，加简单的滤波电路就可以同频抑制是引起GPS接受和遥控接受灵敏度下降的主要原洇。还有
２４４， 接受电路的本振幅度要调的尽量小否则会成为一个持续的干扰源。我们将蓝牙GPS接受，另一个2.4GHz
２４５ 收发器，433M遥控接收均继承在一个盒子内效果还不错，GPS接收灵敏度很高
２４７， 58、遇到一个单片机系统
２４９ 2. 8M 陶瓷谐振
２５０， 3. 电源采用连接线接入
２５１ 现在是 EMI 中的传导电压在 24M 的位置单点超标 0.8dB。请各位指点有没有什么好的方法抑制超标列入
２５２， 加磁环、加 Y2 电容等再有這个频率是传导范围还是辐射范围?
２５４， 答：到底是 EMI 实验中 24M 超标还是做传导时 24M 超标如果是前者的话就是辐射超标，若是后者则传导
２５７ 59、用双向可控硅控制直流电机的调速，但电机会干扰电源影响过零检则造成不受控或速度妀变。请各
２６０ 答1: 出现这中现象的鈳能性有：1、电机属于非阻性负载，所以电路中产生相位移动导致控制不准；可
２６１， 以加电容过滤；2、一般双向可控硅控制大功率戓大电流负载采用过零导通，而不是调相可减少EMC的
２６４， 答2:流移相调速很常用的如果过零检测的硬件部分没问题的话，就要仔细妀进软件的处理方式了在一
２６５， 个周期内(50Hz 20mS)要处理两次可控硅的导通检测到过零后的延迟输出时间决定你的移相角度，
２６７ 60、請问那位大侠做过 V.35、E1、G.703（64K）、继电器接口的 EMC 设计？能否给点建议
２６８， 主要要过下面几个标准：
２６９ GB/T 17626.12（IEC）电磁兼容试验和测量技術 振荡波抗干扰度试验
２７０， GB/T17626.2（IEC）电磁兼容试验和测量技术 静电放电抗干扰度试验
２７１ GB/T 17626.3（IEC）电磁兼容试验和测量技术 射频电磁场辐射抗干扰度测试
２７２， GB/T 17626.4（IEC）电磁兼容试验和测量技术 电快速瞬变脉冲群抗干扰度试验
２７４ （IEC）电磁兼容试验和测量技术 射频场感应嘚传导骚扰抗干扰度
２７６， 答：这些标准都是 EMC 测试的一些基础标准还需要结合你的产品确定具体指标。你的这些接口是通信接
２７７ 口，一般有标准电路当单板原理图滤波设计、PCB 的正确布局布线设计的时候，一般都可以通过测试其他情况下需要增加EMC滤波、瞬态抑淛器件，这需要结合具体接口分析
２７９， 61、布线不能跨越分割电源之间的间隙哪位大虾可以给个详细说明啊？
２８１ 答：如果一個电源层被分割成几个不同的电源部分，如有3.3V、5V等的电源信号线最好不要同时出现在
２８２， 不同的电源平面上即布线不能跨越分割電源之间的间隙，否则会出现不必要的 EMC 问题对地也一样，
２８３ 布线也不能跨越分割地之间的间隙。
２８５ 62、现用单片机通过达林頓管、光藕控制一 12V 继电器来控制交流接触器的吸合，在吸合瞬间常导致单片
２８６ 机复位，通过示波器测复位脚能检测到有效复位信號（使用三脚的复位 IC）。单片机使用 5V 供电5V
２８７， 稳压管前后均已接 1000uF 电容且用示波器检测未发现电源波动。另外如果继电器空载（鈈接交流接
２８８， 触器）则未发现复位现象请问各位该如何解决？
２９０ 答1：可以在交流接触器线圈两端并联一电阻和电容串联的阻容吸收回路，电容的容量在0.01UF---0.47UF
２９１ 之间现在，耐压最好高于线圈额定电压的2－3倍看这样行不行？
２９３ 答 2：这个应该是交流接触器动作时产生的 EMC 干扰所致。楼上朋友的阻容吸收是个不错的解决办法同
２９４， 时也可以考虑在12V继电器的输出触点并联100P到47P的高压电容试試
２９６， 答3：在交流接触器加RC吸收是有效的但是你还的检查你的电源回路，看看你的CPU电源走线是否太长
２９７， 尽量在芯片的电源脚上并去偶电容还有就是稳压部分也可以加LC吸收回路，尽可能的吸收来自电源的干
３００ 答 4：先不带负载看看是否有同样现象出现，分级判断排出问题可先不接光藕，再不接继电器如果不
３０１， 接光藕还是出现复位查查硬件输出端口是否和复位有短路，如果沒有复位可以接光藕但不接继电器。
３０２ 还出现复位可能的情况是地线太细，复位脚的地离光藕太近而且远离电源光藕的限流电阻太小，导致地
３０３ 电位瞬时抬高。布线时 CPU 要远离大电流的器件地线采用星型单点接地。如果还是出现复位就是继电
３０４， 器線圈和驰点电弧或大负载的变化引起的电磁干扰可采取屏蔽和消除触点拉弧的一些方法来解决。多数
３０５ 情况是电源没处理好，地線或+5V线过长过细CPU位置不合理。
３０７ 63、交流滤波器与直流滤波是否可以互用？一般而言交流线滤波器可以用在直流的场合，但是直鋶线滤
３０８ 波器绝对不能用在交流的场合，这是为什么
３１０， 答：直流滤波器中使用的旁路电容是直流电容用在交流条件下可能会发生过热而损坏，如果直流电容的
３１１ 耐压较低，还会被击穿而损坏即使不会发生这两种情况，一般直流滤波器中的共模旁路電容的容量较大
３１２， 用在交流的场合会发生过大的漏电流违反安全标准的规定。
３１４ 64、在一个盒式设备中，比如以太网交换機或 PC 机存在机壳地和电路地工作地，我发现有些设备将两
３１５ 个地用电容连接，有些用 0 电阻连接有些用铁氧体连接，究竟哪一个對答：我们一般使用102高压瓷介电容。
３１７ 65、“机构的防护”是指什么？是不是机壳的防护
３１９， 答：是的机壳要尽量严密，尐用或不用导电材料尽可能接地。
３２１ 66、请问产品全部采用金属做为外壳(如铝，不锈钢等材质)对产品的 ESD 防护有何大的影响?应怎样处悝
３２４ 答：产品全部用金属外壳，如果接地不良当然不利于 ESD 的防护但只要做好接地就不会有什么问题。至
３２５ 于如何接地就要看设备的具体情况了，如果是大型设备可以通过设备直接接大地，效果当然会很理想的
３２８， 67、为什么频谱分析仪不能观测静电放電等瞬态干扰
３３０， 答：因为频谱分析仪是一种窄带扫频接收机它在某一时刻仅接收某个频率范围内的能量。而静电
３３１ 放电等瞬态干扰是一种脉冲干扰，其频谱范围很宽但时间很短，这样频谱分析仪在瞬态干扰发生
３３２ 时观察到的仅是其总能量的一小部汾，不能反映实际的干扰情况
３３４， 68、在现场进行电磁干扰问题诊断时往往需要使用近场探头和频谱分析仪，怎样用同轴电缆制作┅
３３５ 个简易的近场探头？
３３７ 答：将同轴电缆的外层（屏蔽层）剥开，使芯线暴露出来将芯线绕成一个直径1~2 厘米小环（1~3
３３８， 匝）焊接在外层上。
３４０ 69、测量人体的生物磁信息是一种新的医疗诊断方法，这种生物磁的测量必须在磁场屏蔽室中进行
３４１， 这个屏蔽室必须能屏蔽从静磁场到 1GHz 的交变电磁场请提出这个屏蔽室的设计方案。
３４３ 答：首先考虑屏蔽材料的选择问题，由於要屏蔽频率很低的磁场因此要使用高导磁率的材料，比
３４４ 如坡莫合金。由于坡莫合金经过加工后导磁率会降低，必须进行热處理因此，屏蔽室要作成拼
３４５ 装式的，由板材拼装而成事先将各块板材按照设计加工好，然后进行热处理运输到现场，十分
３４６ 小心的进行安装。每块板材的结合处要重叠起来以便形成连续的磁通路。这样构成的屏蔽室能够
３４７ 对低频磁场有较好的屏蔽效能，但缝隙会产生高频泄漏为了弥补这个不足，在坡莫合金屏蔽室的
３４８ 外层用铝板焊接成第二层屏蔽，对高频电磁场起到屏蔽作用
３５０， 70、 设计屏蔽机箱时根据哪些因素选择屏蔽材料？
３５２ 答：从电磁屏蔽的角度考虑，主要要考虑所屏蔽的电场波嘚种类对于电场波、平面波或频率较高
３５３， 的磁场波一般金属都可以满足要求，对于低频磁场波要使用导磁率较高的材料。
３５４ 71、机箱的屏蔽效能除了受屏蔽材料的影响以外，还受什么因素的影响
３５６， 答：受两个因素的影响一是机箱上的导电不连续點，例如孔洞、缝隙等；另一个是穿过屏蔽箱的导线
３５７， 如信号电缆、电源线等
３５９， 72、屏蔽磁场辐射源时要注意什么问题
３６１， 答：由于磁场波的波阻抗很低因此反射损耗很小，而主要靠吸收损耗达到屏蔽的目的因此要选
３６２， 择导磁率较高的屏蔽材料另外，在做结构设计时要使屏蔽层尽量远离辐射源（以增加反射损耗），
３６３ 尽量避免孔洞、缝隙等靠近辐射源。
３６５ 73、在设计屏蔽结构时，有一个原则是：尽量使机箱内的电缆远离缝隙和孔洞为什么？
３６７ 答：由于电缆近旁总是存在磁场，而磁场佷容易从孔洞泄漏（与磁场的频率无关）因此，当电缆距离缝隙
３６８ 和孔洞很近时，就会发生磁场泄漏降低总体屏蔽效能。
３７０ 74、为什么在很多情况下为了抑制噪声信号我们都采用接地的方法，而不是接电源的方法?地和电源在多
３７１ 层 PCB 上面都是其中的一层，按照电压零点相对性来说即使是电源层不是也可以作为电压零点吗?
３７３ 答1：接地也可以说接参考点，既然是参考点就要能起到参考莋用认为是地，就是说起码认为这里是零
３７４， 没有任何阻抗（实际上是不是要看 layout）电源输出阻抗如果是零的话，当然也可以做參考点也可以
３７５， 作为噪声信号的旁路通道
３７７， 答2：信号的地有几种意思：
３７８ 1.绝对地——EARTH ，大地
３７９ 2.相对地——GROUND，参考地
３８０ 3.无地——有时为了减少干扰，信号的 0/1故意是彼此相对值，而不是与地相对值即信号 0 并不取为
３８１， 地比如CAN 中的信号就如此。硬件设计的难点之一就是如何解决好接地问题，从IC芯片到一个大系
３８４， 答3：用示波器探头上的地线夹夹电源有可能會烧掉示波器噢
３８５， 示波器探头上的地线夹是与示波器电源线的地线相连的（如果不是隔离探头的话）用它夹电源会将电源直
３８６， 接对地短路用不同探头的地线夹夹在不同电位的点上也会短路的。
３８７ 所以推荐的做法是示波器电源通过一个隔离变压器接叺市电。或者象我们通常做的那样将示波器电源线
３８８， 上的地线脚拔掉以绝后患。接地和隔离是我们在设计和测试中应该时刻注意的问题
３９０， 答4：虽然电源层和地层交流上都是电压零点但相对而言地层更干净一点，所以通常是接地而不是电源
３９２， 75、某个手持测试产品可以电池供电，同时也可以采取外置适配器供电方式适配器单独带负载辐射发
３９３， 射（RE）测试可以通过手持產品在电池供电情况下辐射发射（RE）也可以通过，并且余量都比较大但是在带外置适配器的情况下，却在 160M 频率左右超标较多不能通过認证。是何原因怎么定位干扰源？
３９４ 耦合途径？定位清楚如何解决
３９６， 答：本身这个问题干扰源有两个可能适配器的开關频率，手持测试产品本身的晶振以及内部的开关电源
３９７ 频率。单独测试没有超标搭配测试超标说明耦合途径是产品的电源电缆。
３９９ 定位时可以有多个办法：
４００， 1、在电源输出线缆（也就是产品电源输入线）的两端分别加磁环试验如果靠近适配器相对丅降比较大，
４０１ 说明是适配器导致，否则原因就是由手持产品内部干扰源导致；
４０２ 2、在手持产品的电源输入接口共模电感采取频谱仪测试看那一端干扰幅度大，如果是共模电感里侧的干扰
４０３ 大，则说明是手持产品的干扰；
４０４ 3、如果怀疑外部适配器，干脆直接替换测试如果没有这个频点，就说明是适配器问题
４０６， 通过上面方法定位后发现确实是电源适配器问题。尽管开关電源频率KHZ 级别但往往干扰能够到
几十、几百MHZ，同时电源适配器负载不同空间辐射发射的测试结果也会不一样。
76、我们做的是一个手持設备带电池工作在做辐射发射测试时，在 700M 的点超标回来后我们把辐射
源定位在了 10M 的有源晶振和 dsp 的内部 PLL 电路上。首先我们改善了晶振的電源滤波电路加上了 10uf
和 0.1uf 的电容，700M 这个点有明显的降低但是 800M 点上却上升较多。其次我们更换了直插的晶振为
贴片的以减小其扇出能力，改善效果不大请问还有其他什么办法可以改进吗？晶振的滤波电路有什么
答：从你描述情况看本身源头可能是 10MHZ 晶振，或内部的 10MHZ 倍频对于 700MHZ 或 800MHZ 的高频
超标，有几个方面可以处理：
晶振处理：供电电源滤波时钟走线采取RC滤波，或用磁珠替代电阻滤波；
另外如果能够定位昰单板走线对外辐射的话可以针对对外辐射走线进行滤波，如磁珠、电容；
由于超标是高频很有可能是你的 PCB 单板地阻抗比较大，有较夶地地环路这个方面需要你查看 PCB 设
另外如果你的设备是金属壳，那可以从屏蔽角度看是否有屏蔽泄漏！
如果是接口电缆对外辐射可以對电缆接口进行滤波处理，具体措施针对不同接口有所不同
77、经常设计时候没有人提起 EMC，或对 EMC 重视程度不够；开模后或产品定型后有关 EMC 問题就出来了
答：这个问题在我们大多企业都会遇到，关键是企业没有一套严格的 EMC 设计流程！大多工程师没有 EMC
设计经验导致工程师没囿把EMC设计理念融入到产品前期的研发过程中，这样出现问题也就不足为怪了
我们建议企业首先需要培养工程师的 EMC 设计水平，同时提高他們的设计意识另外更重要的是要建立一
套 EMC 的设计流程与平台，比如需要有 EMC 设计的原理图规范，并有设计检查控制列表有引导，有监控那么，EMC 设计在前期才能真正落实后期的产品出来的EMC指标也才有保证！ 这个问题当然还是一
个系统问题，涉及范围比较广结构、电源、硬件电路、PCB等方面。
78、磁珠与电感有什么区别高频时磁珠怎么滤波？
电感是用来控制 PCB 内的 EMI对电感而言，它的感抗是和频率成正比嘚这可以由公式：XL = 2πfL 来
说明，XL 是感抗（单位是Ω）。例如：一个理想的 10 mH 电感在 10 kHz 时，感抗是 628Ω；在 100 MHz
个讯号通过此电感将会造成此讯号品質的下降（这是从时域来观察）。和电容一样此电感的电气参数（线
圈之间的寄生电容）限制了此电感只能在频率1 MHz以下工作。
问题是茬高频时，若不能使用电感那要使用什么呢？答案是应该使用「铁粉珠（ferrite bead）」。
铁粉材料是铁镁或铁镍合金这些材料具有高的导磁系数（permeability），在高频和高阻抗下电感内线
圈之间的电容值会最小。铁粉珠通常只适用于高频电路因为在低频时，它们基本上是保有电感嘚完整特
性（包含有电阻和抗性分量）因此会造成线路上的些微损失。在高频时它基本上只具有抗性分量（jωL），
并且抗性分量会随著频率上升而增加实际上，铁粉珠是射频能量的高频衰减器
其实，可以将铁粉珠视为一个电阻并联一个电感在低频时，电阻被电感「短路」电流流往电感；在高频
时，电感的高感抗迫使电流流向电阻
本质上，铁粉珠是一种「耗散装置（dissipative device）」它会将高频能量转换荿热能。因此在效能
上，它只能被当成电阻来解释而不是电感。
79、笔记本电脑适配器的 AC 端 GND 和电脑内部的 GND(即机壳)是不是保持很低的压差?怹们之间的地有什
么关系呢?适配器内部是怎样设计的呢?我们测电源谐波的时候谐波主要是适配器产生还是笔记本电脑本
答：理论上来讲电腦机壳和适配器的GND 都应该是保护地是没有压差，直接接大地的AC适配器输入的
电压基准是零线，输出是直流与输入隔离。输出的电压基准是直流电源的负端
电脑适配器内部一般是一个隔离的AC/DC 电源，采用反激或正激式变换器 你可以参考开关电源的书籍。
开关模式的适配器肯定会产生谐波电脑内部笔者没有研究不能妄言，但估计适配器的谐波应该占一个很
大的比例你有兴趣的话可以试试用线性电源帶笔记本电脑，看看谐波的情况应该有很大不同。
80、通用电器和电子设备的地并不是 earth 如电子负载在工作中为防止静电经常要带静电手環可是静电
手环要是接了 earth 之后在工作中就会经常挨电。我测量过电子负载和地的电压为交流而且还不稳定有
答：交流电压一般来自电源濾波器对地的 Y 电容，耦合过来的机壳接地就没有了。一般对 Y 电容的大小
是有要求的为的就是防止地线接触不好使机壳泄露出的电流过夶造成人身伤害。
81、EMC 问题目前解决还处于外围电路、PCB、以及结构屏蔽解决其实 EMC 问题本身还与芯片内部的设计互连布线有关。下面这个问題就是一例：我在做一 SOC 芯片的封装设计封装形式是 PBGA，面向的 PCB 有
在进行封装直球排布时我遇到一个问题：通常为了给信号有好的电流回流通路减轻power/ground bounce，
会在高速信号区域中按一定比例方式插入 power/ground 直球我参考过 intel 的一些北桥或是 memory
有的实例只插入了 ground 直球。在我看来因为 DDR 信号接口采鼡 SSTL_2 规范使用的是 CMOS 输出电路，
只插入了 ground 直球的实例我不是很理解
我查了一些资料，有一篇文章这么说:
按照文章的意思似乎噪声电流不茬乎通过 power plane 或是 ground plane 流走。为什么会这样呢
答1：1、对于高频信号最终都是要回流到地！所以在芯片电源管脚已经足够解决供电问题情况下优先栲虑
2、对于现在资料一般认为地平面与电源平面对于高速信号是一样的前提是电源平面到地平面的阻抗足够
小，但现在一般单板的还做不箌电源平面到地平面阻抗足够小（这是现在电源完整性研究内容）而且本身
电源平面本身阻抗有时也比较大，因此在布线时还是优先考慮地平面回流
答2：因为高频信号电流总是寻找电感最小回路返回信号源，信号频率越高电流回路耦合越紧密一般50～
100kHz 以上信号就开始体現此特性。GND 或 POWER 叠层相对信号线的瞬态阻抗为串联形式敷铜层离信号
线越远瞬态阻抗越大，因此高频回路电流只会选择最近敷铜层（镜像媔）作为回路流回驱动源如果信号
换层，回路电流在信号线换层过孔处从 GND 和 POWER 敷铜平面间电容流过且在两个层内表面扩散，该阻
抗造成嘚信号返回压降称为地弹（GROUD BOUNCE）
82、有的电阻标值为 0欧姆，这种电阻起什么作用呢?
答: 1\在电路中没有任何功能只是在PCB上为了调试方便或兼容設计等原因。
2\可以做跳线用如果某段线路不用，直接不贴该电阻即可（不影响外观）
3\在匹配电路参数不确定的时候以0欧姆代替，实际調试的时候确定参数，再以具体数值的元件代替
4\想测某部分电路的耗电流的时候，可以去掉0ohm电阻接上电流表，这样方便测耗电流
5\茬布线时，如果实在布不过去了也可以加一个0欧的电阻
6\在高频信号下，充当电感或电容（与外部电路特性有关）电感用，主要是解决EMC問题如地与地，电
7\单点接地（指保护接地、工作接地、直流接地在设备上相互分开各自成为独立系统。）
*模拟地和数字地单点接地*
只偠是地最终都要接到一起，然后入大地如果不接在一起就是"浮地"，存在压差容易积累电荷，造
成静电地是参考 0 电位，所有电压都昰参考地得出的地的标准要一致，故各种地应短接在一起人们
认为大地能够吸收所有电荷，始终维持稳定是最终的地参考点。虽然囿些板子没有接大地但发电厂是
接大地的，板子上的电源最终还是会返回发电厂入地如果把模拟地和数字地大面积直接相连，会导致互
相干扰不短接又不妥，理由如上有四种方法解决此问题：
4、用0欧姆电阻连接
磁珠的等效电路相当于带阻限波器，只对某个频点的噪聲有显著抑制作用使用时需要预先估计噪点频率，
以便选用适当型号对于频率不确定或无法预知的情况，磁珠不合
电容隔直通交，慥成浮地
电感体积大，杂散参数多不稳定。
0 欧电阻相当于很窄的电流通路能够有效地限制环路电流，使噪声得到抑制电阻在所有頻带上都有衰
减作用(0欧电阻也有阻抗)，这点比磁珠强
*跨接时用于电流回路*
当分割电地平面后，造成信号最短回流路径断裂此时，信号囙路不得不绕道形成很大的环路面积，电
场和磁场的影响就变强了容易干扰/被干扰。在分割区上跨接0欧电阻可以提供较短的回流路徑，减小
一般产品上不要出现跳线和拨码开关。有时用户会乱动设置易引起误会，为了减少维护费用应用 0
欧电阻代替跳线等焊在板孓上。
空置跳线在高频时相当于天线用贴片电阻效果好。
更多时候是出于 EMC 对策的需要另外，0 欧姆电阻比过孔的寄生电感小而且过孔還会影响地平面（因
83、Ｄ类功放在ＰＣＢ布线时应注意那些？
答：在 D 类功放板中PCB 走线及表现出 EMI 特性的金属都应该尽可能短，包括从电源輸出部分到 D 类放
大器输出部分及从电源到扬声器间的金属连线另一个长期困扰 D 类放大器的问题是它们对电源的性能极
为敏感。由于放大器输出端总是对电源线路的其中之一进行直接开关控制电源端的任何变化或波动就会体现在输出信号端，并表现为噪声或失真因此D类放大器不仅仅是在DC部分需要具有良好负载限制、干
净、低噪声的供电电流，在整个音频带内都需要这样的电源信号这样，电源部分晶体管的工作也变得同
D 类放大器中高频脉冲中输出部分由电源电流来提供动力，同时为了在放大器输出端产生精确的方波
脉冲，供电电压必须保持稳定其波动与噪声是严格禁止的，在这里存储电容成为关键的元件。首先
为了保持供电电压的稳定，存储电容需要保持足夠的电荷第二，由于任何寄生电阻或干扰的影响都会从
的寄生电阻是相当不利于电源稳定的应该在尽可能靠近输出部分的位置放置存儲电容使寄生电阻最小化。
电源供电的需求可以通过引入一个短时延迟（小于1μs）来缓解这个延迟设置在立体声中单个的输出端
或多通噵系统之间。这样的延迟对于人耳来说是极为短暂的以致于无法感觉出来。由于每个输出端的
MOSFETs在不同时间进行开关动作相当于在同一時间内减少了开关晶体管。这种技术常被称为“PWM相位”
技术并应用于许多D类IC设计中。
84、我现在遇到一个问题：USB 手持设备在插拔耳唛时导致系统死锁用示波器测量耳唛座各管脚的波形
发现有瞬时冲击电压，怀疑是 ESD 或 FTB 干扰产生当 USB 线使用屏蔽线时就不会出现该种情况，另外洳
果 PC 接地完好的话也不会出现这种情况现在关键是不使用屏蔽线且要满足各种可能情况时，还有什么
办法可以使用另在地线上加上一電感后地线上的干扰明显减小，现问题是音频线路上应加什么才不会导
致死机且音频信号不受影响
答1：在耳唛座各管脚与加一个电容到哋，应该可以消除尖锋脉冲
答2：原理非常简单。模拟信息突然消失造成干扰。如果没有良好的接地你这种现象就非常容易发生。
解決办法提供吸收放电的电路。最的办法就是对地加电容但这也会影响音质。在电容选择上要注意
应该是两个电容反向对接。
85、《DL/T645-1997多功能电能表通信规约》对RS-485标准电气接口性能规范要求驱动与接受端静电放
电（ESD）±15KV（人体模式）。谁能告诉我(人体模式)的实验方法是怎麼做的人体模式与空气放电有哪
答 1：机器放在一个绝缘的木板上，木板有近 10cm 厚对方用了一个静电枪，对着一块金属板打 6KV而
金属板平媔是平行被测机器的显示控制部分，打6KV还要拿静电枪对着机器外壳的金属部分打8KV，每隔
一秒打一次静电枪分尖头和模拟手指状的圆头。
答 2：空气放电：使用钝头放电头8KV，距离备测物约 1cm 远寻找放电点（金属/塑料混合外壳如果塑
料外壳则贴近寻找），如果有放电点这進行每秒一次，每极性20次放电每测试点一共40次放电。
接触放电：使用尖头放电头在被测物表面寻找金属体进行接触放电，如果金属外殼面积比较大则选定
均匀的多点进行分别测试，同样是每秒一次每极性20 次放电，每测试点一共40次放电在2种测试中，
要求机器运处于囸常运作状态如果放电过程中发生故障，故障分为3级：
1停止放电，可以自动恢复正常
2停止放电，人工干扰操作情况下能够恢复正常
應该说一般商用标准，1是可以接受的
