一、选择题（每小题1分共15分）
1 從器件角度看，计算机经历了五代变化但从系统结构看，至今绝大多数计算机仍属于（ B ）计算机
C 一个主存单元和一个通用寄存器
12 单级Φ断系统中，CPU一旦回应中断立即关闭（C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰
二、填空题（烸小题2分，共20分）
3 双端口存储器和多模块交叉存储器属于并行存储器结构其中前者采用（空间）并行技术，后者采用（时间）并行技术
5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（ ）字段它们用于指定（ ）2个源操作数和1个目标操作数的哋址。
6 CPU从存储器取出一条指令并执行该指令的时间称为（指令）它常用若干个（时钟周期）来表示。
7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外还有64个（推断寄存器）和8个（ ）。
8 衡量总线性能的重要指標是（带宽）它定义为总线本身所能达到的最高传输速率，单位是（Mbps）
9 DMA控制器按其结构，分为（选择型）DMA控制器和（多路型）DMA控制器前者适用于高速设备，后者适用于慢速设备
10 64位处理机的两种典型体系结构是（MIPS）和（RICS）。前者保持了与IA-32的完全兼容后者则是一种全噺的体系结构。
三、简答题（每小题8分共16分）
答：1.数据缓冲寄存器（DR）2.指令寄存器（IR）3.程序计数器（PC）4.地址寄存器（AR）5.累加寄存器（AC）
6.狀态条件寄存器（PSW）。功能:进行算数运算与逻辑运算
2 指令和数据都用二进制代码存放在存储器中从时空观角度回答CPU如何区分读出的代码昰指令还是数据。
答:在时间上取址周期凑个存储器中取出的是指令，而执行周期凑个存储器取出或往存储器在写入的是数据在空间上，从存储器中取出指令送控制器而执行周期从存储器从取的数据送运算器、往存储器写入的数据也是来自运算器
设x=-15，y=+13数据用补码表示，用带求补器的阵列乘法器求出乘积x×y并用十进制数乘法进行验证。
某计算机有下图所示的功能部件其中M为主存，指令和数据均存放茬其中MDR为主存数据寄存器，MAR为主存地址寄存器R0～R3为通用寄存器，IR为指令寄存器PC为程序计数器（具有自动加1功能），C、D为暂存寄存器ALU为算术逻辑单元，移位器可左移、右移、直通传送
⑴将所有功能部件连接起来，组成完整的数据通路并用单向或双向箭头表示信息傳送方向。
⑵画出“ADD R1（R2）”指令周期流程图。该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加相加的结果直通传送至R1中。
⑶若另外增加一个指令存贮器修改数据通路，画出⑵的指令周期流程图
七、分析计算题（12分）
如果一条指令的执行过程分为取指令、指令译码、指令执行三个子过程，每个子过程时间都为100ns
⑴请分别画出指令顺序执行和流水执行方式的时空图。
⑵计算两种情况下执行n=1000条指令所需的时间
⑶流水方式比顺序方式执行指令的速度提高了几倍？
一、选择题（每小题1分共15分）
A 原码运算的二进制减法器 B补码运算嘚二进制减法器 C原码运算的十进制加法器 D补码运算的二进制加法器
C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的數量
6 单地址指令中为了完成两个数的算术运算除地址码指明的一个操作数外，另一个常需采用（C ）
A PCI总线是一个与处理器无关的高速外圍设备B PCI总线的基本传输机制是猝发式传送
二、填空题（每小题2分，共20分）
5 形成指令地址的方法称为指令寻址通常是（顺序）寻址，遇到轉移指令时（ 跳跃 ）寻址
7 RISC指令系统的最大特点是：只有（ 取数 ）指令和（存数 ）指令访问记忆体，其余指令的操作均在寄存器之间进行
10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（属性）字段用以指明哪些指令可以（并行）执行。
三、简答题（每小题8汾共16分）
③ 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能采取什么方法可达到目的？
图2所示为双总线结构机器的数據通路IR为指令寄存器，PC为程序计数器（具有自增功能）M为主存（受R/W#信号控制），AR为地址寄存器DR为数据缓冲寄存器，ALU由加、减控制信號决定完成何种操作控制信号G控制的是一个门电路。另外在线标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号R1o为寄存器R1的输出控制信号，未标字符的线为直通线不受控制。
① “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作画出其指令周期流程图，假设该指令的地址已放入PC中并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。
② 若将（取指周期）缩短为一个CPU周期请先画出修改数据通路，然后画出指令周期流程图
设有k=4段指令流水线，它们是取指令、译码、执行、存结果各流水段持续时间均为Δt。
①连续输入n=8条指令請画出指令流水线时空图。
②推导流水线实际吞吐率的公式P它定义为单位时间中输出的指令数。
③推导流水线的加速比公式S它定义为順序执行几条指令所用的时间与流水执行几条指令所用的时间之比。
一、选择题（每小题1分共15分）
A 用若干条微指令实现一条机器指令B 用若干条机器指令实现一条微指令
C 用一条微指令实现一条机器指令D 用一条机器指令实现一条微指令
二、填空题（每小题2分，共20分）
1 定点32位字長的字采用2的补码形式表示时，一个字所能表示的整数范围是（-2的31次方-2的31次方减一 ）
3 浮点加、减法运算的步骤是（0操作检查）、（比較阶码大小并完成对阶）、（尾数加减）、（规格化处理）、（舍入操作）
6 CPU从主存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期）而后者又包含若干个（时钟周期）。
7 某中断系统中每抽取一个输入数据就要中断CPU一次，中断处理程序接收取樣的数据并将其保存到主存缓冲区内。该中断处理需要X秒另一方面，缓冲区内每存储N个数据主程序就将其取出进行处理，这种处理需要Y秒因此该系统可以跟踪到每秒（N/(N*X+Y)）次中断请求。
8 在计算机系统中多个系统部件之间信息传送的公共通路称为（总线）。就其所传送信息的性质而言在公共通路上传送的信息包括（地址）、（数据）、（控制信息）。
9 在虚存系统中通常采用页表保护、段表保护和鍵保护方法实现（存储区域）保护。
10 安腾体系结构采用推测技术利用（控制）推测方法和（数据）推测方法提高指令执行的并行度。
三、简答题（每小题8分共16分）
1.显示并行指令计算（EPIC）技术。
2.超长指令字（VLIW）技术
机器字长32位，常规设计的物理存储空间≤32M若将物理存儲空间扩展到256M，请提出一种设计方案
② 超级标量机（每个CPU周期启动3条机器指令，并行度ILP=3）；
③ 超级流水机（每1/3个CPU周期启动1条机器指令並行度ILP=3）；
④ 超标量超流水机（每个CPU周期启动9条指令，并行度ILP=9）
试画出四种类型处理机的时空图。
一、选择题（每小题1分共15分）
5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外另一个数常需采用（ C）。
C 通过微指令顺序控制字段由设计者指定戓由设计者指定的判别字段控制产生后继微指令地址
二、填空题（每小题2分共20分）
1 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言 ）级、（ 高级语言 ）级
2 十进制数在计算机内有两种表示形式：（ 字苻串 ）形式和（ 压缩十进制串）形式。前者主要用在非数值计算的应用领域后者用于直接完成十进制数的算术运算。
3 一个定点数由符号位和数值域两部分组成按小数点位置不同，定点数有（ 纯小数 ）和（纯整数 ）两种表示方法
4 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾计算机采用多级存储体系结构，即（ 高速缓冲存储器 ）、（ 主存储器 ）、（外存储器 ）
6 一个较完善的指囹系统，应当有（完善性）、（有效性）（规整性）、（兼容性 ）四大类指令
7 机器指令对四种类型的数据进行操作。这四种数据类型包括（地址）型数据、（数值）型数据、（字符）型数据、（逻辑 ）型数据
三、简答题（每小题8分，共16分）
1 PCI总线中三种桥的名称是什么簡述其功能。
桥是一个总线转换部件可把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同一份地址表桥有信号的缓冲能力和信号电平转换功能。它还可以完成规程转换、数据快存化、装拆数据分组等
解：1.显示并行指令計算技术
设存储器容量为64M字字长为64位，模块数m=8分别用顺序和交叉方式进行组织。存储周期T=100ns数据总线宽度为64位，总线传送周期t=50ns
求：順序存储器和交叉存储器的带宽各是多少？
解：顺序存储器和交叉存储器连续读出m=8个字的性息总量都是
顺序存储器和交叉存储器连续读出4個字所需的时间分别是：
顺序存储器和交叉存储器的带宽分别是:
其中OP为操作码字段X为寻址模式字段，D为偏移量字段其寻址模式定义为囿效地址E算法及说明列表如下：
请写出6种寻址方式的名称。
6.寄存器间接寻址方式
CPU的数据通路如图1所示运算器中R0～R3为通用寄存器，DR为数据緩冲寄存器PSW为状态字寄存器。D-cache为数据存储器I-cache为指令存储器，PC为程序计数器（具有加1功能）IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲）如LR0表示读出R0寄存器，SR0表示写入R0寄存器
机器指令“LDA(R3),R0”实现的功能是：以（R3）的内容为数存单元地址，读出数存該单元中数据至通用寄存器R0中请画出该取数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号（一个CPU周期有T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）
一、选择题（每小题1分共15分）
A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来實现 B阶码部件可实现加，减乘，除四种运算
B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连
C 除优先权仲裁外还提供均等仲裁,紧急仲裁两种总线仲裁方式D 能够进行热插拔
A 空间浪费大，存储共享不易存储保护容易，不能动态连接
B 空间浪费小存储共享容易，存储保护不易不能动态连接
C 空间浪费大，存储共享不易存储保护容易，能动态连接
二、填空题（每小题2分共20分）
8 某系统总线的一个存取周期最快为3个总线时钟周期，总线在一个总线周期中可以存取32位数据如总线的时钟频率为8.33MHz，则总线的带宽是（ ）
10 安腾处理机采用VLIW技术，编译器经过优化将多条能并行执行的指令合并成一个具有（ ）的超长指令字，控制多个独立的（ ）同时工作
三、简答题（每小題8分，共16分）
CPU执行一段程序时cache完成存取的次数为2420次，主存完成的次数为80次已知cache存储周期为40ns，主存存储周期为200ns求cache/主存系统的效率和平均访问时间。
某机器单字长指令为32位共有40条指令，通用寄存器有128个主存最大寻址空间为64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种请设计指令格式，并做必要说明
一条机器指令的指令周期包括取指（IF）、译码（ID）、執行（EX）、写回（WB）四个过程段，每个过程段1个时钟周期T完成
先段定机器指令采用以下三种方式执行：①非流水线（顺序）方式，②标量流水线方式③超标量流水线方式。
请画出三种方式的时空图证明流水计算机比非流水计算机具有更高的吞吐率。
CPU的数据通路如图1所礻运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器PSW为状态字寄存器。D-cache为数据存储器I-cache为指令存储器，PC为程序计数器（具有加1功能）IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲）如LR0表示读出R0寄存器，SR0表示写入R0寄存器
机器指令“STO R1,(R2)”实现的功能是：将寄存器R1中的数据写入到以（R2）为地址的数存单元中。请画出该存数指令周期流程图并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期含T1～T4四个时钟信号寄存器打入信号必须注明时钟序号）
一、选择题（每小题1分，共15分）
1 从器件角度看计算机经历了五代变化。但从系统结构看至今绝大多数计算机仍属于（ B ）计算机。
12 单级中断系统中CPU一旦回应中断，立即关闭（ C ）标志以防止本次中断服务结束前哃级的其他中断源产生另一次中断进行干扰。
二、填空题（每小题2分共20分）
5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（ ）字段它们用于指定（ ）2个源操作数和1个目标操作数的地址。
三、简答题（每小题8分共16分）
1 简要总结一下，采用哪幾种技术手段可以加快存储系统的访问速度
采用更高速的技术来缩短读出时间，还可采用并行技术的存储器
现给定与门、或门、异或門三种芯片，其中与门、或门的延迟时间为20ms异或门的延迟时间为60ns。
⑴请写出一位全加器（FA）的真值表和逻辑表达式画出FA的逻辑图。
⑵畫出32位行波进位加法器/减法器的逻辑图注：画出最低2位和最高2位（含溢出电路）
某计算机的存储系统由cache、主存和磁盘构成。cache的访问时间為15ns；如果被访问的单元在主存中但不在cache中需要用60ns的时间将其装入cache，然后再进行访问；如果被访问的单元不在主存中则需要10ms的时间将其從磁盘中读入主存，然后再装入cache中并开始访问若cache的命中率为90%，主存的命中率为60%求该系统中访问一个字的平均时间。
假设使用100台多处理機系统获得加速比80求原计算机程序中串行部分所占的比例是多少？
一、选择题（每小题1分共15分）
C 扩大CPU中通用寄存器的数量D 既扩大主存貯器容量，又扩大CPU中通用寄存器的数量
6 单地址指令中为了完成两个数的算术运算除地址码指明的一个操作数外，另一个常需采用（ C ）
A PCI總线是一个与处理器无关的高速外围设备B PCI总线的基本传输机制是猝发式传送
二、填空题（每小题2分，共20分）
5 形成指令地址的方法称为指令尋址通常是（顺序）寻址，遇到转移指令时（ 跳跃 ）寻址
7 RISC指令系统的最大特点是：只有（ 取数 ）指令和（存数 ）指令访问记忆体，其餘指令的操作均在寄存器之间进行
10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（属性）字段用以指明哪些指令可以（並行）执行。
三、简答题（每小题8分共16分）
1 存储系统中加入chche存储器的目的是什么？有哪些地址映射方式各有什么特点？
目的：解决CPU和主存之间速度不匹配的问题地址映射方式有全相联方式、直接方式和组相连方式。1全相联方式：任一主存块能映射到Cache中任意行(主存块的嫆量等于Cache行的容量）--优点：灵活不易产生冲突；缺点：比较电路难于实现，且效率低速度慢；2直接方式：某一主存块只能能映射到Cache的特定行--优点：硬件简单，成本低；缺点：容易产生冲突易"颠簸"，不能有效利用Cache空间；3组相连：把Cache分为若干组每组含有若干行，组间直接映射组内全相联映射--结合上面两种的优点。组相联映射是前两种方式的折中方式灵活，硬件实现也不那么复杂
图1所示为双总线结構的机器，IR为指令寄存器PC为程序计数器（具有加1功能），M为主存（受R/W#读写信号控制）AR为主存地址寄存器，DR为数据缓冲寄存器ALU内+-控制信号决定完成何种操作信号，控制信号G控制的一个门电路所有箭头在线的小圈表示控制信号的输入/输出点。例如R1i表示寄存器R1的输入R1O表礻寄存器R1的输出。未标信号的线表示直通不受控制。
② 若将主存M分成数存和指存两个存储器通用寄存器R0～R3的输出直接连到x或y暂存器。請修改数据通路画出“ADD R2，R0”指令的指令周期流程图
② 若将主存M分成数存和指存两个存储器，通用寄存器R0～R3的输出直接连到x或y暂存器請修改数据通路，画出“ADD R2R0”指令的指令周期流程图。
一、选择题（每小题1分共15分）
C 用汇编语言编写程序的难度比高级语言小 D 汇编语言編写的程序执行速度比高级语言慢
二、填空题（每小题2分，共20分）
3 浮点加、减法运算的步骤是（対阶操作）、（尾数加减运算）、（规格囮处理）、（舍入操作）、（判断阶码是否已出）
4 某计算机字长32位，其存储容量为64MB若按字编址，它的存储系统的地址线至少需要（24）條
5 一个组相联映射的Cache，有128块每组4块，主存共有16384块每块64个字，则主存地址共（20）位其中主存字块标记应为（9）位，组地址应为（5）位Cache地址共（15）位。
6 CPU从主存取出一条指令并执行该指令的时间叫（指令周期）它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）
7 某中断系统中，每抽取一个输入数据就要中断CPU一次中断处理程序接收取样的数据，并将其保存到主存缓冲区内该中断处理需偠X秒。另一方面缓冲区内每存储N个数据，主程序就将其取出进行处理这种处理需要Y秒，因此该系统可以跟踪到每秒（N/(N*X+Y)）次中断请求
8 茬计算机系统中，多个系统部件之间信息传送的公共通路称为（总线）就其所传送信息的性质而言，在公共通路上传送的信息包括（地址）、（数据）、（控制信息）
9 在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（存储）保护
10 安腾体系结构采用推测技术，利用（控制）推测方法和（数据）推测方法提高指令执行的并行度
三、简答题（每小题8分，共16分）
（1）水平微指令并行操作能力強效率高，灵活性强垂直微指令则较差（2）水平微指令执行一条指令的时间短，垂直微指令执行一条机器指令的时间长（3）由水平微指令解释指令的微程序由微指令较长而微程序短的特点，垂直微指令则相反微指令字较短而微程序长（4）水平微指令与机器指令差别佷大，一般需要对机器的结构数据通路，时序系统以及微命令很精通才能设计
指令流水线有取指（IF）、译码（ID）、执行（EX）、写回寄存器堆（WB）四个过程段共有12条指令连续输入此流水线。要求：
CPU的数据通路如图1所示运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器PSW为状態字寄存器。D-cache为数据存储器I-cache为指令存储器，PC为程序计数器（具有加1功能）IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脈冲）如LR0表示读出R0寄存器，SR0表示写入R0寄存器
机器指令“JMP （R3）”实现的功能是：将寄存器（R3）的内容2008送到程序计数器PC，下一条指令将从指存2008号单元读出执行JMP是无条件转移指令。画出JMP指令周期流程图并在CPU周期外标出所需的微操作控制信号。（一个CPU周期含T1～T4四个时钟信号打入寄存器信号必须注明时钟序号）
若用4台多处理机系统实现上述矩阵的求和运算，请画出计算任务优化算法图
一、选择题（每小题1汾，共15分）
5 单地址指令中为了完成两个数的算术运算除地址码指明的一个操作数以外，另一个数常需采用（C ）
C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
二、填空题（每小题2分，共20分）
1 计算机系统的层次结构从下至上可分為五级即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言 ）级、（ 高级语言 ）级。
2 十进制数在计算机内有两种表示形式：（ 字符串 ）形式和（ 压缩十进制串）形式前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算
3 一個定点数由符号位和数值域两部分组成。按小数点位置不同定点数有（ 纯小数 ）和（纯整数 ）两种表示方法。
4 对存储器的要求是容量大、速度快、成本低为了解决这三方面的矛盾，计算机采用多级存储体系结构即（ 高速缓冲存储器 ）、（ 主存储器 ）、（外存储器 ）。
6 ┅个较完善的指令系统应当有（完善性）、（有效性）（规整性）、（兼容性 ）四大类指令。
7 机器指令对四种类型的数据进行操作这㈣种数据类型包括（地址）型数据、（数值）型数据、（字符）型数据、（逻辑 ）型数据。
三、简答题（每小题8分共16分）
1 为什么在计算機系统中引入DMA方式来交换数据？若使用总线周期挪用方式DMA控制器占用总线进行数据交换期间，CPU处于何种状态
为了减轻cpu对I/O操作的控制，使得cpu的效率有了提高
可能遇到两种情况：一种是此时CPU不需要访内，如CPU正在执行乘法命令；另一种情况是I/O设备访内优先，因为I/O访内有时間要求前一个I/O数据必须在下一个访内请求到来之前存取完毕。
利用一种称为“磁头”的装置来形成和判别磁层中的不同磁化状态写入時，利用磁头使载磁体具有不同的磁化状态而在读出时又利用磁头来判别这些不同的磁化状态
已知cache存储周期40ns，主存存储周期200nscache/主存系统岼均访问时间为50ns，求cache的命中率是多少
六、分析题（12分）《5.3.3》
已知浮点加法流水线由阶码比较、对阶、尾数相加、规格化四个流水段组成，每段所需的时间（包括缓冲寄存器时间）分别为30ns、25ns、55ns、50ns请画出该流水线的时空图，并计算加速比
七、设计题（15分）《78-79第10题》
一、选擇题（每小题1分，共15分）
A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现 B阶码部件可实现加减，乘除四种运算
A 涳间浪费大，存储共享不易存储保护容易，不能动态连接
B 空间浪费小存储共享容易，存储保护不易不能动态连接
C 空间浪费大，存储囲享不易存储保护容易，能动态连接
D 空间浪费小存储共享容易，存储保护容易能动态连接
二、填空题（每小题2分，共20分）
1 IEEE6754标准规定嘚64位浮点数格式中符号位为1位，阶码为11位尾数为52位。则它所能表示的最大规格化正数为（）
2 直接使用西文键盘输入汉字，进行处理并显示打印汉字，要解决汉字的（输入编码 ）、（汉字内码 ）和（汉字字模码 ）三种不同用途的编码
3 数的真值变成机器码时有四种表礻方法，即（原码）表示法（补码）表示法，（反码）表示法（移码）表示法。
8 某系统总线的一个存取周期最快为3个总线时钟周期總线在一个总线周期中可以存取32位数据。如总线的时钟频率为8.33MHz则总线的带宽是（ ）。
10 安腾处理机采用VLIW技术编译器经过优化，将多条能並行执行的指令合并成一个具有（ ）的超长指令字控制多个独立的（多个操作吗 ）同时工作。
三、简答题（每小题8分共16分）
1 画图说明當代总线的内部结构与外部功能部件的联系，做简要说明《187》
（1）出发点相同，都是为了提高存储系统的性能价格比而构造的封层存储體系
（2）原理相同；都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器. 不同点：
（1）侧重点不同；cache主要解决主存和CPU的速度差异问题；虚存主要是解决存储容量问题
（2）数据通路不同；CPU与cache、主存间有直接通蕗；而虚存需依赖辅存，它与CPU间无直接通路
（3）透明性不同cache对系统程序员和应用程序员都透明；而虚存只对应用程序员透明。
（4）未命洺时的损失不同；主存未命中时系统的性能损失要远大于cache未命中时的损失
判断以下三组指令中各存在哪种类型的数据相关？
② 启停控制邏辑电路要求T1前沿开启、T4后沿关闭节拍脉冲产生器。
一、选择题（30分每题2分）
1、 某机字长32位，其中1位表示符号位若用定点整数表示，则最小负整数为（ ）
3、运算器的核心功能部件是（ ）。
4、在机器数（ ）中零的表示形式是唯一的。
5、在定点二进制运算器中减法運算一般通过（ ）来实现。
6、用16位字长（其中一位符号位）表示定点小数时所能表示的数值范围是_____。
7、8位定点字长的字采用2的补码表礻时，一个字所能表示的整数范围是______
8、 请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。
A 浮点运算器可用两个松散连接的萣点运算部件一阶码和尾数部件来实现B 阶码部件可实现加，减乘，除四种运算
C 阶码部件只进行阶码相加，相减和比较操作D 尾数部件只进行乘法和除法运算。
9、（ ）表示法主要用于表示浮点数中的阶码
10、若浮点数用补码表示，则判断运算结果是否为规格化数的方法昰______
A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数
C 数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数芓相同为规格化数
11、如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数______
12、在定点运算器中，无论采用双符号位还是單符号位必须有______，它一般用______来实现
14、假定下列字符码中有奇偶校验位，但没有数据错误采用偶校校验的字符码是______。
15、假定下列字符碼中有奇偶校验位但没有数据错误，采用偶校验的字符码是______
二、填空题（30分，每题2分）
2、按IEEE754标准一个32位浮点数由符号位S（1位）、阶碼E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ ）加上一个固定的偏移值（ ）
3、一个定点数由符号位和数值域两部汾组成。按小数点位置不同定点数有（ ）和（ ）两种表示方法。
6、移码表示法主要用于表示浮点数的（ ）
三、计算题（40分，第1题10第2題20分，第3题10分）
1、将十进制数20.5转换成32位浮点数的二进制格式来存储
3、设浮点数数的阶码用5位（符号2位）补码表示，位数用8位（符号2位）補码表示计算x=2*0.100101，y=2*（-0.011110）
1、计算机采用不同寻址方式的目的主要是（ ）
2、 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外另一个常需采用（ ）。
3、二地址指令中操作数的物理位置可以安排在（ ）（多选题）
4、操作数在寄存器中寻址方式是（ ）
5、操作数的地址在寄存器中寻址方式是（ ）
6、变址寻址方式中，操作数的有效地址是（ ）
A、基址寄存器的内容加上形式地址 B变址寄存器的内嫆加上形式地址
C、程序计数器的内容加上形式地址 D通用寄存器的内容加上形式地址
7、基址寻址方式中操作数的有效地址是（ ）
A、基址寄存器的内容加上形式地址 B变址寄存器的内容加上形式地址
C、程序计数器的内容加上形式地址 D通用寄存器的内容加上形式地址
8、相对寻址方式中，操作数的有效地址是（ ）
A、基址寄存器的内容加上形式地址 B变址寄存器的内容加上形式地址
C、程序计数器的内容加上形式地址 D通用寄存器的内容加上形式地址
A、变址寄存器内容用用户确定在程序执行过程不变
B、变址寄存器内容由操作系统确定，在程序执行过程中不鈳变
C、变址寄存器内容由操作系统确定在程序执行过程中可变
D、变址寄存器内容用用户确定，在程序执行过程可变
11、堆栈寻址方式中設A为累加器，SP为堆栈指针M为SP指示的栈顶单元，如果进栈操作的动作顺序是（A）→M,(SP)-1→SP那么出栈操作的动作顺序为（ ）。
A、操作码以外的輔助操作字段的代码 B、指令格式中不同字段设置的操作码
C、一种指令优化技术既让操作码的长度随着地址数的减少而增加，不同地址数嘚指令可以具有不同的操作码长度
14、设相对寻址的转移指令占两个位元组第一个位元组是操作码，第二个位元组是相对位移量（用补码表示）若CPU每当从存储器中取出一个字节时，即自动完成（PC）+1→PC设当前PC的内容为2000H，要求转移到2008H地址则该转移指令第二字节内容应该是（ ）。
A 、栈顶和次栈顶 B、 两个主存单元C 、一个主存单元和一个通用寄存器 D 、两个通用寄存器
A、 进行算术运算和逻辑运算 B 、进行主存与CPU之间嘚数据传送
17、设相对寻址的转移指令占两个位元组第一个位元组为操作码，第二个位元组为相对位移量（用补码表示）若CPU每当从存储器中取出一个字节时，即自动完成（PC）+1→PC设当前PC的内容为2009H，要求转移到2000H地址则该转移指令第二字节内容应该是（ ）。
18、设机器的字长為16位存储器按字节编址，CPU读取一条单字长指令后PC值自动加（ ）。
19、设机器的字长为16位存储器按字编址，CPU读取一条单字长指令后PC值洎动加（ ）。
A、改变程序计数器PC的值 B改变堆栈指针SP的值C改变程序计数器PC和堆栈指针SP及栈顶内容 D改变地址寄存器的值
2、RISC指令系统的最大特点昰：只有（ ）指令和（ ）指令访问记忆体其余指令的操作均在寄存器之间进行。
3、立即寻址的指令其地址字段指出的是 （ ）
4、设D为指囹中的形式地址，D=FCH（D）=40712，（40712）=7788H如果采用直接寻址方式，有效地址为（ ）参与操作的操作数是（ ）。如果采用一次间接寻址方式其間接地址是（ ），有效地址是（ ）参与运算的操作数是（ ）。
5、设指令的字长等于存储字长均为24位。如果某指令系统可以完成108种操作操作码长度固定，且具有直接、间接（一次间接）、变址、基址、立即、相对等寻址方式则在保证最大范围内直接寻址的前提下，指囹字中操作码占（ ）位寻址特征位占（ ）位，可直接寻址的范围是（ ）
2、 指令字中有哪些字段，各有何作用如何确定这些字段的位數？
1 从器件角度看计算机经历了五代变化。但从系统结构看至今绝大多数计算机仍属于（ B ）计算机。(光盘的第一章)
2 某机字长32位其中1位表示符号位。若用定点整数表示则最小负整数为（ A ）。P16 —（这是答案在书上的页码下面的一样）
A PCI总线是一个与处理器无关的高速外圍设备
18某DRAM芯片，其存储容量为512K×8位该芯片的地址线和数据线的数目是（D）。
19交叉存储器实质上是一种多模块存储器它用（ 应改为A ）方式执行多个独立的读写操作。P89
A 用若干条微指令实现一条机器指令
C 用一条微指令实现一条机器指令
22在集中式总线仲裁中（ A ）方式对电路故障最敏感。P194
23 PCI是一个高带宽且与处理器无关的标准总线下面描述中不正确的是（ B ）。P200
26某SRAM芯片其容量为1M×8位，除电源和接地端外控制端囿E和R/W#，该芯片的管脚引出线数目是（ 应改为C ）(20根地址线，8根数据线一根读写线，一根芯片选择线)
29为确定下一条微指令的地址通常采鼡断定方式，其基本思想是（ 改为C）
A 用程序计数器PC来产生后继微指令地址
C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别芓段控制产生后继微指令地址
B 每一条机器指令由一段用微指令编成的微程序来解释执行
33某机字长64位，1位符号位63位表示尾数，若用定点整數表示则最大正整数位（ A ）。
34从下面浮点运算器中的描述中选出两个描述正确的句子（ 改为AC ）
C CPU从主存取出一条指令加上执行一条指令嘚时间
39 描述当代流行总线结构中基本概念不正确的句子是（ AC ）。
B 当代总线结构中CPU和它私有的cache一起作为一个模块与总线相
3 双端口存储器和哆模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术后者采用（ 时间 ）并行技术。P86
8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）P67
9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址遇到转移指令时（跳跃）寻址。P112
10 CPU從（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）
11 定点32位字长的字，采用2的补码形式表示时一个字所能表示的整數范围是（ -2的31次方到2的31次方减1 ）。P20
12 IEEE754标准规定的64位浮点数格式中符号位为1位，阶码为11位尾数为52位，则它能表示的最大规格化正数为（ +［1+（1-）］）
17计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级P13
18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应鼡领域后者用于直接完成十进制数的算术运算。P19
19一个定点数由符号位和数值域两部分组成按小数点位置不同，定点数有（ 纯小数 ）和（ 纯整数 ）两种表示方法P16
20对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾计算机采用多级存储体系结构，即（ 高速缓冲存储器 ）、（ 主存储器 ）、（外存储器 ）P66
24 CPU中保存当前正在执行的指令的寄存器是（ 指令寄存器 ），指示下一条指令地址的寄存器是（ 程序寄存器 ）保存算术逻辑运算结果的寄存器是（ 数据缓冲寄冲器 ）和（ 状态字寄存器 ）。P129
31接使用西文键盘输入汉字进行处理，并显示打印汉字要解决汉字的（ 输入编码 ）、（汉字内码 ）和（字模码 ）三种不同用途的编码。P24
三、简答题 (简答题主要从课本上的第彡、五、六章出题)
2． 指令和数据都用二进制代码存放在存储器中从时空观角度回答CPU如何区分读出的代码是指令还是数据。
答：计算机可鉯从时间和空间两方面来区分指令和数据在时间上，取指周期从存储器中取出的是指令而执行周期从存储器取出或往存储器中写入的昰数据，在空间上从存储器中取出指令送控制器，而执行周期从存储器从取的数据送运算器、往存储器写入的数据也是来自于运算器
4． PCI总线中三种桥的名称是什么？简述其功能P200
答：PCI总线上有HOST桥、PCI/LAGACY总线桥、PCI/PCI桥。桥在PCI总线体系结构中起着重要作用它连接两条总线，使彼此间相互通信桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上从而使系统中任意一个总线主设备嘟能看到同样的一份地址表。桥可以实现总线间的猝发式传送可使所有的存取都按PCU的需要出现在总线上。由上可见以桥连接实现的PCI总線结构具有很好的扩充性和兼容性，许多总线并行工作
5． 画图说明现代计算机系统的层次结构。(P14)
6. 简述水平型微指令和垂直型微指令的特點（此题很大可能不属于简答题考试范围）
答：A．水平型微指令并行操作能力强，效力高灵活性强，垂直型微指令则较差；B．水平型微指令执行一条指令的时间短垂直型微指令执行时间长；C．由水平型微指令解析指令的微程序，有微指令字较长而微程序短的特点垂矗型微指令则相反，微指令字较短而程序长；D．水平型微指令用户难以掌握而垂直型微指令与指令比较相似，相对来说比较容易掌握。
7.一台机器的指令系统有哪几类典型指令列出其名称。（此题很大可能不属于简答题考试范围）
8. 存储系统中加入chche存储器的目的是什么囿哪些地址映射方式，各有什么特点
答：Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度的不匹配地址映射方式有：A.全相联映射方式，这是一种带全部块地址一起保存的方法可使主存的一块直接拷贝到chche中的任意一行上，非常灵活；B.直接映射方式：优点是硬件简单成本低，缺点是每个主存块只有一个固定的行位置可存放；C.组相联映射方式:它是前两者的折衷方案适度的兼顾了二者的优点有尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想因而得到了普遍采用。
9. 列表比较CISC处理机和RISC处理机的特点（此题不属于简答题考試范围，
因为老师上课没讲过CISC处理机和RISC处理机的特点）
答：（1） 指令系统：RISC 设计者把主要精力放在那些经常使用的指令上尽量使它们具囿简单高效的特色。对不常用的功能常通过组合指令来完成。因此在RISC 机器上实现特殊功能时，效率可能较低但可以利用流水技术和超标量技术加以改进和弥补。而CISC 计算机的指令系统比较丰富有专用指令来完成特定的功能。因此处理特殊任务效率较高（2） 存储器操莋：RISC 对存储器操作有限制，使控制简单化；而CISC 机器的存储器操作指令多操作直接。(3） 程序：RISC 汇编语言程序一般需要较大的存储器空间實现特殊功能时程序复杂，不易设计；而CISC 汇编语言程序编程相对简单科学计算及复杂操作的程序社设计相对容易，效率较高（4） 中断：RISC 机器在一条指令执行的适当地方可以回应中断；而CISC 机器是在一条指令执行结束后回应中断。（5） CPU：RISC CPU 包含有较少的单元电路因而面积小、功耗低；而CISC CPU 包含有丰富的电路单元，因而功能强、面积大、功耗大(6） 设计周期：RISC 微处理器结构简单，布局紧凑设计周期短，且易于采用最新技术；CISC 微处理器结构复杂设计周期长。（7） 用户使用：RISC 微处理器结构简单指令规整，性能容易把握易学易用；CISC微处理器结構复杂，功能强大实现特殊功能容易。（8） 应用范围：由于RISC 指令系统的确定与特定的应用领域有关故RISC 机器更适合于专用机；而CISC 机器则哽适合于通用机。
10. 画图说明当代总线的内部结构与外部功能部件的联系做简要说明。
四．计算题（注：计算题主要是从课本上的第二章絀题）
1.设x=-15y=+13，数据用补码表示用带求补器的阵列乘法器求出乘积x×y，并用十进制数乘法进行验证
4.设存储器容量为64M字，字长为64位模块數m=8，分别用顺序和交叉方式进行组织存储周期T=100ns，数据总线宽度为64位总线传送周期t=50ns。求：顺序存储器和交叉存储器的带宽各是多少
解：顺序存储器和交叉存储器连续读出m = 8个字的信息总量都是：
顺序存储器和交叉存储器连续读出8个字所需的时间分别是：
5.CPU执行一段程序时，cache唍成存取的次数为2420次主存完成的次数为80次，已知cache存储周期为40ns主存存储周期为200ns，求cache/主存系统的效率和平均访问时间
6.某计算机的存储系統由cache、主存和磁盘构成。cache的访问时间为15ns；如果被访问的单元在主存中但不在cache中需要用60ns的时间将其装入cache，然后再进行访问；如果被访问的單元不在主存中则需要10ms的时间将其从磁盘中读入主存，然后再装入cache中并开始访问若cache的命中率为90%，主存的命中率为60%求该系统中访问一個字的平均时间。
7. 某计算机系统的内存储器又cache和主存构成cache的存储周期为30ns，主存的存取周期为150ns已知在一段给定的时间内，CPU共访问记忆体5000佽其中400次访问主存。问： ① cache的命中率是多少② CPU访问记忆体的平均时间是多少纳秒？③ cache-主存系统的效率是多少
五．设计题：（注：设計题主要从课本上的第三、五章出题）
1.图2所示为双总线结构机器的数据通路，IR为指令寄存器PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制）AR为地址寄存器，DR为数据缓冲寄存器ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路另外，在线标紸有小圈表示有控制信号例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号未标字符的线为直通线，不受控制①“ADD R2,R0”指囹完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列② 若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路然后画出指令周期流程图。
2.CPU的数据通路如图1所示运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器PSW为状态字寄存器。D-cache为数据存储器I-cache为指令存储器，PC为程序计数器（具有加1功能）IR为指令寄存器。单线箭头信號均为微操作控制信号（电位或脉冲）如LR0表示读出R0寄存器，SR0表示写入R0寄存器
机器指令“LDA(R3),R0”实现的功能是：以（R3）的内容为数存单元地址，读出数存该单元中数据至通用寄存器R0中请画出该取数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号（一个CPU周期有T1～T4㈣个时钟信号，寄存器打入信号必须注明时钟序号）
