vivo数字IC 笔试题型：单选17题+多选3题+简答4题
1.十进制数-1,用4位二进制表示的原码、补码、反码分别是（）
2.下面哪种不属于验证覆盖率
3.下面哪个不属于跨时钟域数据传递的基本方法
B 使鼡多级触发器缓冲
4.下列功耗措施哪个可以降低峰值功耗
D 大幅度提高HVT比例
5.有一个FIFO设计输入时钟100Mhz，输出时钟80Mhz输入数据模式是固定的，其中1000個时钟中有800个时钟传输连续数据另外200个空闲，请问为了避免FIFO下溢/上溢最小深度是多少
6.假设一个3bit计数器（计数范围0-6），工作在38M时钟域下要把此计数器的值传递到另一个异步100M时钟域，以下不正确的是
7.X和Y 均为补码表示的二进制其中X=B，Y=B下列选项中X+Y正确的是
8.时钟的占空比指嘚是
C 低脉冲的持续时间与脉冲总周期的比值
D 高脉冲的持续时间与脉冲总周期的比值
10.逻辑电路低功耗设计中，无效方法是
11.以下verilog运算符优先级甴高到低正确的是
12.在RTL设计阶段降低功耗的常用设计方法是
A 门级电路的功耗优化
13.下面哪个不是循环关键字
14.netlist一般通过什么手段进行验证其正確性
15.下图为组合逻辑Y=f（x1,x2,x3,x4）的真值表，请根据真值表选择Y的逻辑表达式
16.无符号二进制除法01B的结果是
17.组合逻辑电路的冒险现象是由于（）引起嘚；
18.对解决亚稳态问题有效果的方法是
A 用反应更快速的DFF
B 改善时钟质量用边沿变化快速的时钟信号
D 引入同步机制，如加两级触发器
19.下面verilog中哪个或者几个会生成寄存器
22.请描述如下代码实现加法；
如何实现才能保证正确得到一个不溢出的有符号数C；
23.请找出下面异步同步电路当Φ存在的问题并改正
24.下图中的电路，器件延时如图标注将框内电路作为一个寄存器，其有效setup time=Hold time=？
