PCB板线宽与线间距怎么规定_EEWorld电子工程世界搜索中心
搜索范围：
一周以内&&&&
搜索到约32项结果
进行较合理和有序的布局和布线；
　　4、能在他人或自定规则下手动或自动布线并修改，达到100%布通并DRC完全通过；
　　5、具备基本的机械结构和热设计知识；
　　6、掌握双面板走线的一些基本要求。
工作内容：
　　1、简单PCB的设计和修改（如结构简单的前面板、单片机小系统板等）；
　　2、复杂PCB中规定部分的走线；
　　3、与自己设计PCB相关的调试；
　　4、写相关的开发...
.cn/thread--1.html 发布时间:
][color=#999999]okhxyyo 发表于
17:36[/color][/url][/size]
第一个问题我不太清楚，这个问下其他坛友看看
第三第四个问题，我明天看看你的板子下。我现在不太有空。。 ...[/quote]
我做的这个板子的走线和有些过孔间距最小的地方是4mil，就是clearance是4mil，而我看嘉立创的制版能力中最小的网络线宽线距是6mil...
.cn/thread--1.html 发布时间:
。表面微带线模型结构如图2所示。
Z0的计算公式如下：
对于差分信号，其特性阻抗Zdiff修正公式如下：
Zdiff2Z0（1－0.48e-0.96D/d2）
——PCB基材的介电常数；
b——PCB传输导线线宽；
d1——PCB传输导线线厚；
d2——PCB介质层厚度；
D——差分线对线边沿之间的线距。
　　从公式中可以看出，特性阻抗主要由、b...
.cn/thread--1.html 发布时间:
送此信号的7英寸或以上走线应视为传输线路。
& && &&&PCB板上受控阻抗走线的设计
& && && && &在受控阻抗设计中，可以采用多种走线几何形状，既可与PCB布局图合
二为一，也可与其相结合。在下面的讨论中，基本模式遵循IPC标准2141A的...
.cn/thread--1.html 发布时间:
，过孔盲孔尺寸，刚量了下BGA的最大间距0.8mm，我接触过的最小的过孔才0.25/0.5，根本放不下。
自己先琢磨琢磨，看看能不能找到答案，有疑问提出来。
这个要做出成品来的吗？PCB打样费用有没有补贴？还有采购元件的费用？
MrKingMCU 发表于
同意楼上所说，另外关于阻抗部分的，是不是也要规定一下各层的板厚？还有datasheet我好像有几个...
.cn/thread--1.html 发布时间:
设置软件工作环境
软件规则设置：进入Design\\Rules，按照设计的要求对选项中的各项进行设置：① 安全间距设置：PROTEL99SE软件中Routing的Clearance Constraint项规定了板上不同网络的走线、焊盘、过孔等之间必须保持的距离。在单面板和双面板的设计中，首选值为10-12mil；四层及以上的PCB首选值为6-8mil；最大安全间距一般没有限制。② 布线...
.cn/thread--1.html 发布时间:
走向流畅。不相容的信号线应相互远离，不要平行走线。同一层上的信号线保持一定间距，最好以相应地线回路隔离，减少线间信号串扰。分布在不同层上的信号线走向应相互垂直，这样可以减少线间的电场和磁场祸合干扰。高速信号的回路面积尽可能小，以免发生辐射干扰。
　　1)高速信号线尽可能放在同一层，不要换层：2)使信号线平滑过度，避免由于线宽突变引起信号反射：3)印制线不要一部分紧邻地线走，一部分不紧邻造成阻抗...
.cn/thread--1.html 发布时间:
。晚上统一上线生产，谢谢！确认后的订单，就按进度生产了，中途就更改不了了哦！
技术生产能力范围：
过孔大于或等于0.3mm（12mil），外环大于或等于0.6mm（24mil），线距线宽大于或等于0.15mm（6mil），多层板内层线距线宽大于或等于0.2mm（8mil）。BGA 间距不能小于0.15MM；BGA焊盘在0.55MM以上。半孔工艺板过孔至少要0.6MM，最小间隙不小于6mil...
.cn/thread--1.html 发布时间:
最大尺寸： 400mm X400mm
外形尺寸精度： ± 0.2mm
板厚范围 ：0.40mm--2.4mm
板厚公差 ：( t ≥ 0.8mm) ± 10%
板厚公差 ：( t ＜ 0.8mm) ± 10%
介质厚度 ：0.075mm--5.00mm
最小线宽 ：(0.152mm)6mil
最小间距 ：(0.152mm)6mil
外层铜厚 ：35um(1盎司...
.cn/thread--1.html 发布时间:
%不可维修.
12, 线路污染及氧化,
A, 线路因氧化或受污染而使部分线路变色,变暗,不可维修.
13, 线路刮伤,
A, 线路因刮伤造成露铜者可维修,没有露铜则不视为刮.
A, 线宽小于规定线宽之20%不可维修.
二, 防焊部分:
1, 色差(标准: 上下两级),
A, 板面油墨颜色与标准颜色有差异.可对照色差表,判定时否在允收范围内
2.防焊空泡;
.cn/thread--1.html 发布时间:
宽度主要由导线与绝缘层基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm，宽度为1-1.5mm时，通过2A的电流，温度不会高于3度。导线宽度1.5mm时可满足要求，对于集成电路，尤其是数字电路，通常选用0.02-0.03mm。当然，只要允许，我们尽可能的用宽线，特别是PCB板上的电源线和地线，导线的最小间距主要是由最不坏情况下的线间绝缘电阻和击穿电压决定。对于一些集成电路（IC）以工艺...
.cn/thread--1.html 发布时间:
寿命（shelf life）比铅锡合&&
　　金长很多倍所以大家都乐意采用。再说镀金PCB在度样阶段的成本与铅锡合金板相比相差无几。&&
　　但随着布线越来越密，线宽、间距已经到了3-4MIL。因此带来了金丝短路的问题：&&
　　随着信号的频率越来越高，因趋肤效应造成信号在多镀层中传输的情况对信号质量的影响越明显：&nbsp...
.cn/thread--1.html 发布时间:
的高科技企业。◆ 专业电路板打样，PCB批量生产一条龙服务,8年电路板生产经验。◆ PCB材质：FR4玻纤板◆ 电路板厚：0.4，,06，0.8，1.0，1.2，1.6,2.0玻纤板 ◆ 电路板规格：最小线宽：0.15mm，最小线距：0.15mm, 最小过沉铜孔：0.3mm 。 ◆ PCB电路板表面印刷： 绿油，蓝油，红油，白油。 ◆ 电路板应用：玩具电路板，音响功放PCB电路板，电子琴电路板...
.cn/thread--1.html 发布时间:
≥ 0.8mm) ± 10%
板厚公差 ：( t ＜ 0.8mm) ± 10%
介质厚度 ：0.075mm--5.00mm
最小线宽 ：(0.152mm)6mil
最小间距 ：(0.152mm)6mil
外层铜厚 ：35um(1盎司)
内层铜厚 ：17um--100um
钻孔孔径 ( 机械钻 )： 0.3mm--6.35mm
成孔孔径 ( 机械钻 ) ：0.3mm--6.30mm...
.cn/thread--1.html 发布时间:
PCB打样，就选深圳嘉立创——这是您明智的选择！一：PCB打样特价板套餐1、单/双面板& 喷锡（0.6--1.6mmFR-4） 规格：长和宽在5厘米以内,绿油白字，单价100元/折扣价& 50（10PCS）&& 交期：3-4天2、单/双面板& 喷锡（0.6--1.6mm FR-4）规格：长和宽在10厘米以内, 绿油白字，单价150元/折扣价100...
.cn/thread--1.html 发布时间:
，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。&
[ 11:04:02]
[问：andy4423]
PCB板设计中电源走线的粗细如何选取？有什么规则吗？&
可以参考：0.15×线宽(mm)=A,也需要考虑铜厚&
[ 11:04:08]
[问：lingf...
.cn/thread--1.html 发布时间:
嘉立创从号开始，下的订单按2%返点进行积分，积分直接折算成货款进行消费，积分进行中......
pcb~~~~~~~~
最小线宽线距≥0.15MM（6MIL）最小过孔≥0.3MM（12MIL）
优惠套餐：小于5cm*5cmX10pcs，网络付款只要50元。小于10cm*10cmX10pcs，网络付款只要100元。四层板小于10cm*10cmX10pcs，网络付款只要...
.cn/thread--1.html 发布时间:
免快递费）50元一款.最小线宽线距≥0.1MM（3.937mil）最小过孔≥0.2MM（7.874mil）板费和菲林费一概免 ! 交货时间超过3天我们根本不结帐 !
二: 四层板长宽在20cm以内打样10pcs :200元/款.超过这个价格我们根本没人做 ! 达不到以上要求,你根本不要在这里发广告 ! 发了也没人理你!!!!
专业PCB打样双面板50元起/款徐生...
.cn/thread--1.html 发布时间:
样板出货能力达500多款。嘉立创一向注重为客户提供各种
人性化服务以支持 ,注重人才培养，倡导全员“自我经营”理念，公司得到了众多客户的认可及赞许!
强势打造深圳 最大 最专业 性价比最高的样板厂!
欢迎广大个人，公司，及贸易商咨询，合作!
超低价、超品质、超速度PCB打样双面板50元款/起4层板400元/款起
最小线宽线距≥0.15MM(6MIL)最小过孔≥0.3MM(12MIL...
.cn/thread--1.html 发布时间:
封装尺寸并没随之扩大，再加上管脚间距和阻抗因素的限制，这类器件必须采用更细的线宽。同时，由于产品尺寸的总体减小，意味着用于布局布线的空间也大大减小了。在某些DSP产品中，底板的大小与其上的器件大小相差无几，元器件占据的板面积高达80%。某些高密度元器件管脚交错，即使采用具45°布线功能的工具也无法进行自动布线。而自由角度布线工具具有大的灵活性，能最大限度地提高布线密度；它的拉紧...
.cn/thread--1.html 发布时间:
相关结果约32个pcb 走线电阻计算要用PCB走线来实现6欧姆的电阻,铜箔（基铜）35um,即1OZ,线宽0.254mm,或0.3mm,要走多长的线才能达到6欧姆.哪位大侠帮算下,最好提供方法,
爱刷t00036
电阻=电阻率*长度/截面积长度=6*0.3*10^-3*35*10^-6/1.75*10^-8=3.6米
应该没有算错吧
为您推荐：
其他类似问题
扫描下载二维码PCB布线时，1oz铜厚，1mm线宽可以通过1A电流的说法是怎么来的？依据是什么？科学么？
想知道相关原理
线粗的话电阻就小，过的电流就大。电流大的话无非就是发热、压降。然后保证发热压降在一定范围内，就会对最大电流有限制。
已有帐号？
无法登录？
社交帐号登录[切换科目]
以下试题来自：
问答题简答题请问1OZ（盎司）的铜箔厚度大概是多少um和多少mil？1OZ的铜箔要过1A电流的话，需要走多大的线宽？ 参考答案1OZ的铜箔厚度大概是35um和1.4mil，要过1A电流的话，大概要走40mil（1mm）的线宽。
为您推荐的考试题库
您可能感兴趣的试卷
你可能感兴趣的试题
1.问答题 参考答案生益、建滔2.问答题 参考答案深圳：深南、五洲、信思、金百泽、至卓飞高、牧泰莱、裕维、勤基、捷飞高、捷达、凯卓、威斯科、龙江实业
惠州：金峰、华...3.问答题 参考答案TOP层和BOTTOM层为元件层，可以有少量的走线。第二和第五层为电源和地层。如果主要的芯片（比如CPU）在TOP层，则第二层为地；如...4.问答题 参考答案过孔有两寄生参数：寄生电容和寄生电感。
寄生电容会延长信号的上升时间，降低电路的速度。寄生电感会削弱旁路电容的贡献...5.问答题 参考答案通孔是贯穿整个PCB的过孔，盲孔是从PCB表层连接到内层的过孔，埋孔是埋在PCB内层的过孔。大多数PCB厂家的加工能力是这样的：大于...>&PCB设计铜铂厚度、线宽和电流关系表
PCB设计铜铂厚度、线宽和电流关系表
作者: Snsc
来源: 裕凯盛
阅读: 2523次
PCB设计铜铂厚度、线宽和电流关系表
也可以使用经验公式计算:0.15&线宽(W)=A
以上数据均为温度在25℃下的线路电流承载值.
导线阻抗:0.0005&L/W(线长/线宽)
电流承载值与线路上元器件数量/焊盘以及过孔都直接关系
]PCB设计问答集（一）
1、如何选择 PCB 板材？
选择 PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB 板子(大于 GHz 的频率)时这材质问题会比较重要。例如，现在常用的 FR-4 材质，在几个GHz 的频率时的介质损耗(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。
2、如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
3、在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
4、差分布线方式是如何实现的？
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side(并排, 并肩) 实现的方式较多。
5、对于只有一个输出端的时钟信号线，如何实现差分布线？
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻？
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号质量会好些。
7、为何差分对的布线要靠近且平行？
对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
8、如何处理实际布线中的一些理论冲突的问题
基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain 与 phase 的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加 ground guard traces 可能也无法完全隔离干扰。 而且离的太远,地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。
确实高速布线与 EMI 的要求有很多冲突。但基本原则是因 EMI 所加的电阻电容或 ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和 PCB 迭层的技巧来解决或减少 EMI的问题, 如高速信号走内层。 最后才用电阻电容或 ferrite bead 的方式, 以降低对信号的伤害。
9、如何解决高速信号的手工布线和自动布线之间的矛盾？
现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家 EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。 例如, 走线的推挤能力,过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。 所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。
10、关于 test coupon。
test coupon 是用来以 TDR (Time Domain Reflectometer) 测量所生产的 PCB 板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以， test coupon 上的走线线宽和线距(有差分对时)要与所要控制的线一样。 最重要的是测量时接地点的位置。 为了减少接地引线(ground lead)的电感值， TDR 探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)， 所以， test coupon 上量测信号的点跟接地点的距离和方式要符合所用的探棒。
[ZT]PCB设计问答集（二）
11、在高速 PCB 设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？
一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离， 因为所敷的铜会降低一点走线的特性阻抗。 也要注意不要影响到它层的特性阻抗， 例如在 dual strip line 的结构时。
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？
是的， 在计算特性阻抗时电源平面跟地平面都必须视为参考平面。 例如四层板: 顶层-电源层-地层-底层， 这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？
一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。
14、添加测试点会不会影响高速信号的质量？
至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用在线既有的穿孔(via or DIP pin)当测试点)可能加在在线或是从在线拉一小段线出来。前者相当于是加上一个很小的电容在在线，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。
15、若干 PCB 组成系统，各板之间的地线应如何连接？
各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电源或信号送到 B 板子，一定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。
16、能介绍一些国外关于高速 PCB 设计的技术书籍和数据吗？
现在高速数字电路的应用有通信网路和计算器等相关领域。在通信网路方面，PCB 板的工作频率已达 GHz 上下，叠层数就我所知有到 40 层之多。计算器相关应用也因为芯片的进步，无论是一般的 PC 或服务器(Server)，板子上的最高工作频率也已经达到 400MHz (如 Rambus) 以上。因应这高速高密度走线需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工艺的需求也渐渐越来越多。 这些设计需求都有厂商可大量生产。
17、两个常被参考的特性阻抗公式：
微带线(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 为线宽，T 为走线的铜皮厚度，H 为走线到参考平面的距离，Er 是 PCB 板材质的介电常数(dielectric constant)。此公式必须在0.1&(W/H)&2.0 及 1&(Er)&15 的情况才能应用。
带状线(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67&(T+0.8W)]} 其中，H 为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在 W/H&0.35 及 T/H&0.25 的情况才能应用。
18、差分信号线中间可否加地线？
差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如 flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。
19、刚柔板设计是否需要专用设计软件与规范？国内何处可以承接该类电路板加工？
可以用一般设计 PCB 的软件来设计柔性电路板(Flexible Printed Circuit)。一样用 Gerber 格式给 FPC厂商生产。由于制造的工艺和一般 PCB 不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。除此之外，可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网&FPC&当关键词查询应该可以找到。
20、适当选择 PCB 与外壳接地的点的原则是什么？
选择 PCB 与外壳接地点选择的原则是利用 chassis ground 提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将 PCB的地层与 chassis ground 做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
Copyright ◎ 深圳市裕凯盛电子有限公司 ICP备案号:
地址：深圳市光明新区公明合水口第二工业区21栋3楼
&&&&&&&&& 相关搜索： &&& & && && && &&& 友情链接：&&&&