求verilog的六位简易等精度频率计 verilog，要求测量0-999999hz范围，只需能测量出频率就行，分模块设计，谢谢。

来源：蜘蛛抓取(WebSpider) 时间：2016-06-11 18:20 标签： 简易数字频率计
数字频率计_课程设计报告_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
数字频率计_课程设计报告
上传于||文档简介
&&中​南​大​学
阅读已结束，如果下载本文需要使用3下载券
想免费下载本文？
下载文档到电脑，查找使用更方便
还剩28页未读，继续阅读
你可能喜欢《EDA技术》数字频率计课程设计报告报_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
《EDA技术》数字频率计课程设计报告报
上传于||暂无简介
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
下载文档到电脑，查找使用更方便
还剩14页未读，继续阅读
你可能喜欢简易数字频率计题解_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
简易数字频率计题解
上传于||文档简介
&&简​易​数​字​频​率​计​题​解
大小：439.50KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢高分悬赏（每个程序15分，满意会追加分值），求Verilog 程序，若分模块，写出各模块功能，作用，具体如下_百度知道
高分悬赏（每个程序15分，满意会追加分值），求Verilog 程序，若分模块，写出各模块功能，作用，具体如下
②电路输入的基准时钟为1Hz；写出测试仿真程序：设计一个1MHz的FIR低通滤波器，并确定FIR滤波器抽头系数;输入信号位宽8bits。时钟信号频率16MHz：设计一个11位巴克码序列峰值检测器；在存在1bits错误情况下，巴克码序列为11`b ：设计一个8位数字显示的简易频率计，用Verilog HDL进行设计，要求测量值以8421BCD码形式输出；要求在Matlab软件中进行FIR滤波器浮点和定点仿真，符号速率16MHz。要求能够检测巴克码序列峰值；③系统有复位键。要求。⑤写出测试仿真程序题目2。写出测试仿真程序题目3，能够检测巴克码序列峰值题目1：①能够测试10Hz~10MHz方波信号；④采用分层次分模块的方法
，天底下没有现成的答案我也是醉了。。少年。，您是西电微电子的吧
其他类似问题
为您推荐：
verilog的相关知识
其他1条回答
这几个程序要写的代码都不少，估计没什么人愿意写的。
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁

我要回帖

更多关于 简易数字频率计 的文章

 

随机推荐