BMC Atrium Orchestrator小结_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
BMC Atrium Orchestrator小结
上传于||文档简介
&&B​M​C​ ​A​t​r​i​u​m​ ​O​r​c​h​e​s​t​r​a​t​o​r​ ​ ​巡​检​流​程​的​简​单​说​明
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩5页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢华为数通网上题库_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
华为数通网上题库
上传于||暂无简介
阅读已结束，如果下载本文需要使用5下载券
想免费下载本文？
定制HR最喜欢的简历
你可能喜欢[转载]戴A,B,C,D,E,F,G,H,I,J,K,L,M,N,O,P,Q,R,S,T,U,
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。推理题：N A H；V L ;C T R S.问：处应是什么字母
我来告诉你正确的答案这是一道公务员行政能力测试题 图形推理 下面是原题：NAH VL?A :C B:T C:R D:S 选哪个很明显,选B 也就是字母T,笔画都是2画
为您推荐：
其他类似问题
为什么呢，请解释下
两笔画的字母 取直线的 不要弯的 只有X了
那最后一组该怎么解释？谢谢~
怀疑第三组有问题
因为你的昵称首字母是Q~~
扫描下载二维码第一篇:计算机组成原理试题及答案计算机组成原理试题及答案 一、填空（12 分） 1. 某浮点数基值为 2，阶符 1 位，阶码 3 位，数符 1 位，尾数 7 位，阶码 和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能 表示的最大正数 ，非 0 最小正数 ，最大负 数 ，最小负数 。2. 变 址 寻 址 和 基 址 寻 址 的 区 别 是 ： 在 基 址 寻 址 中 ， 基 址 寄 存 器 提 供 ， 指令提供 ； 而在变址寻址中，变址寄存 器提供 ，指令提供 。3. 影响流水线性能的因素主要反映在 和 两个方面。4. 设机器数字长为 16 位（含 1 位符号位） 。若 1 次移位需 10ns，一次加 法需 10ns，则补码除法需 时间，补码 BOOTH 算法最 多需要 时间。5. CPU 从 主 存 取 出 一 条 指 令 并 执 行 该 指 令 的 时 间 叫 ，它通常包含若干个 ，而后者 又包含若干个 系统。二、名词解释(8 分) 1. 微程序控制 2. 存储器带宽 3. RISC
4. 中断隐指令及功能
组成多级时序
第 1 页 共 1 页
三、简答（18 分） 1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。
2. 设主存容量为 1MB，Cache 容量为 16KB，每字块有 16 个字，每字 32 位。(1)若 Cache 采用直接相联映像，求出主存地址字段中各段的位数。(2)若 Cache 采用四路组相联映像，求出主存地址字段中各段的位数。
3. 某机有五个中断源，按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4， 现要求优先顺序改为 L3,L2,L4,L0,L1，写出各中断源的屏蔽字。屏蔽字 2
中断源 L0 L1 L2 L3 L4
第 2 页 共 2 页
4. 某机主存容量为 4M×16 位，且存储字长等于指令字长，若该机的指令系 统具备 120 种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻 址方式。（1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址的寻址范围； （4）相对寻址的寻址范围。
四、 分） （6 设阶码取 3 位，尾数取 6 位（均不包括符号位） ，按浮点补码运算规则 计算 [25 ?
] + [24 ? ( ?
五、画出 DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设 备为例）（8 分） 。
第 3 页 共 3 页
六、 （10 分）设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ 作访存控制 信号，用 R / W 作读写控制信号，现有下列存储芯片： RAM：1K×8 位、2K×4 位、4K×8 位 ROM：2K×8 位、4K×8 位 以及 74138 译码器和各种门电路（自定） ，画出 CPU 与存储器连接图。要 求： （1）最大 4K 地址空间为系统程序区，与其相邻 2K 地址空间为用户 程序区。（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址 范围。（3）详细画出存储芯片的片选逻辑。
P D /P ro g r
G1 G 2A G 2B C B A
OE 允许输出 WE 允许写
第 4 页 共 4 页
七、假设 CPU 在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈 时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令） ，在取 指阶段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制， 则 还需要增加哪些微操作。（10 分）
八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出 6 种以上 提高整机速度的措施。分） （8
第 5 页 共 5 页
计算机组成原理试题答案
一、填空（12 分）
1．127；1/512；-1/512-1/32768；-128。2．基地址；形式地址；基地址；形式地址。3．访存冲突；相关问题。4．300ns；310ns。5．指令周期；机器周期；节拍。
二、名词解释(8 分)
1．微程序控制 答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成 一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。2．存储器带宽 答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。3．RISC 答：RISC 是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系 统执行速度的目的。4．中断隐指令及功能 答：中断隐指令是在机器指令系统中没有的指令，它是 CPU 在中断周期内由硬件自动完 成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功 能。
三、简答（18 分）
1．答： 总线在完成一次传输周期时，可分为四个阶段：
申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机 构决定下一传输周期的总线使用权授于某一申请者； 寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从 设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块； 传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目 的模块；
结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。2．答： （1）若 Cache 采用直接相联映像： 字块中含 64 个字节，字块的位数为 b=6。
第 6 页 共 6 页
Cache 中含有 256 个字块，所以字块地址位数 c=8。主存容量为 1M 字节，总位数为 20。主存字块标记位数 t=6。（2）若 Cache 采用四路组相联映像， 字块中含 64 个字节，字块的位数为 b=6。每组含有四个字块，每组含 256 个字节。Cache 中含有 64 个字块，所以组地址位数 q=6。主存容量为 1M 字节，总位数为 20。主存字块标记位数 t=8。3．答： 设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：
中断源 L0 L1 L2 L3 L4
0 0 0 1 1 1
屏蔽字 1 2 1 0 1 1 1 0 0 0 1 0
3 0 0 0 0 0
4 0 0 1 1 0
4．答： （1）指令字长 16 位，操作码为 7 位，寻址特征位 2 位，地址码 7 位； （2）-64~63； （3）216； （4）216．
四、 分） （6
答： 被加数为 0,101;0.100100，[x]补 = 00,101; 00.100100 加数为 0,100;1.010100，[y]补 = 00,100; 11.010100 （1）对阶： [△j]补 = [jx]补- [jy]补 = 00,101 + 11,100 = 00,001 即△j = 1，则 y 的尾数向右移一位，阶码相应加 1，即 [y]’补= 00,101; 11.101010 ② 求和
[S x ] ? 补
+ [S y ] ?补 = [S x ] ?补 +[Sy]补
第 7 页 共 7 页
= 00.100100 + 11.101010 = 00.001110 即 [x+y]补 = 00,101; 00.001110 尾数出现“00.0” ，需左规。③ 规格化 左规后得 [x+y]补 = 00,011; 00.111000 ∴[x+y]补 = 00,111; 00.111000
五、 分） （8
答：DMA 方式接口电路的基本组成框图如下：
以数据输入为例，具体操作如下： ① 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满” （如果 I/O 设备是面向字符的，则一次读入一个字节，组装成一个字） ； ② 设备向 DMA 接口发请求（DREQ） ； ③ DMA 接口向 CPU 申请总线控制权（HRQ） ； ④ CPU 发回 HLDA 信号，表示允许将总线控制权交给 DMA 接口； ⑤ 将 DMA 主存地址寄存器中的主存地址送地址总线； ⑥ 通知设备已被授予一个 DMA 周期（DACK） ，并为交换下一个字做准备； ⑦ 将 DMA 数据缓冲寄存器的内容送数据总线； ⑧ 命令存储器作写操作； ⑨ 修改主存地址和字计数值； ⑩ 判断数据块是否传送结束，若未结束，则继续传送；若己结束， （字计数器溢出） ，则
第 8 页 共 8 页
向 CPU 申请程序中断，标志数据块传送结束。
六、 （10 分）
方法一： 答：地址空间描述如下： ROM 对应的空间： 11 00
RAM 对应的空间： 11 00
选择 ROM 芯片为 2K×8 位的两片，RAM 芯片为 2K×4 位的两片 ROM 芯片 1： 11 00
ROM 芯片 2： 11 00
RAM 芯片 1、2： （位扩展） 11 00
CPU 与存储器连接图见下页：
A15 & A14 A13 A12 A11 C P U A10-A0 CS ROM1 D7-D0 D7-D0 RD ROM2 D7-D0 RD CS OE RAM1 D7-D4 CS OE WE RAM2 D3-D0 WE
G1 G2A G2B C B A Y7 Y6
方法二： 答：地址空间描述如下： ROM 对应的空间：
第 9 页 共 9 页
RAM 对应的空间： 11 00
选择 ROM 芯片为 4K×8 位的一片，RAM 芯片为 2K×4 位的两片
R/W MREQ A15 A14 A13 A12 A11 A10
G1 G2A G2B C B A
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
D7 D4 D3 D0
第 10 页 共 10 页
七、 （10 分）
答： 组合逻辑设计的微操作命令： 取指： T0：PC → MAR T1：M[MAR] → MDR, PC+1 → PC T2：MDR → IR, OP[IR] → 微操作形成部件 执行： T0：SP → MAR T1：M[MAR] → MDR T2：MDR → PC, SP+1 → SP 微程序设计的微操作命令： 取指微程序： T0：PC → MAR T1：Ad[CMIR] → CMAR T2：M[MAR] → MDR, PC+1 → PC T3：Ad[CMIR] → CMAR T4：MDR → IR, OP[IR] → 微操作形成部件 T5：OP[IR] → CMAR 中断返回微程序： T0：SP → MAR T1：Ad[CMIR] → CMAR T2：M[MAR] → MDR T3：Ad[CMIR] → CMAR T4：MDR → PC, SP+1 → SP T5：Ad[CMIR] → CMAR
第 11 页 共 11 页
八、 分） （8
答： 针对存储器，可以采用 Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度； 针对控制器，可以通过指令流水或超标量设计技术提高整机的速度； 针对控制器，可以通过超标量设计技术提高整机的速度； 针对运算器，可以对运算方法加以改进，如进位链、两位乘除法； 针对 I/O 系统，可以运用 DMA 技术来减少 CPU 对外设访问的干预。
1．设[x]补=x0.x 1x2…xn 。求证：[x]补=2 0 （1& X ≥0）
x 0+ x，其中
1 （0& X &-1） 2．某机字长 32 位，定位表示，尾数 31 位，数符 1 位，问： (1) 定点原码整数表示时，最大正数是多少？最小负数是多少？ (2) 定点原码小数表示时，最大正数是多少？最小负数是多少？ 3．如图 B17.1 表示用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容 量为 8 个存贮单元，问： （1）CPU 按虚地址 1 去访问主存时主存的实地址码是多少？ （2）当 CPU 按虚地址 2 去访问主存时主存的实地址码是多少？ （3）当 CPU 按虚地址 3 去访问主存时主存的实地址码是多少？ 4．某机有 8 条微指令 I1-I8，每条微指令所包含的微指令控制信号如表所示， a-j 分别对应 10 种不同性质的微命令信号，假设一条微指令的控制字段为 8 位，请安排微指 令的控制字段格式。
第 12 页 共 12 页
5．CD-ROM 光盘的外缘有 5mm 宽的范围因记录数据困难，一般不使用，故标准的播放 时间为 60 分钟。计算模式 1 和模式 2 情况下光盘存储容量是多少？ 6．如图所示的系统中断机构是采用多级优先中断结构，设备 A 连接于最高优先级，设备 B 次之，设备 C 又次之。要求 CPU 在执行完当前指令时转而对中断请求进行服务， 现假设：TDC 为查询链中每个设备的延迟时间，TA、TB、TC 分别为设备 A、B、C 的 服务程序所需的执行时间，TS、TR 为保存现场和恢复现场所需时间。试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三 个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意， “中断 允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完 毕。
第 13 页 共 13 页
7、已知 x = - 0.01111 ，y = +0.11001，求 [ x ]补 ，[ -x ]补 x + y = ？ ，x C y = ？
，[ -y ]补
8.某计算机字长 16 位，主存容量为 64K 字，采用单字长单地址指令，共有 64 条指令， 试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。9 假设某计算机的运算器框图如图所示， 其中 ALU 为 16 位的加法器 （高电平工作） SA 、 ， SB 为 16 位锁存器，4 个通用寄存器由 D 触发器组成，O 端输出， 其读写控制如下表所示： 读控制 R0 1 1 1 1 0 W RA0 0 0 1 1 x WA0 RA1 0 1 0 1 x 写控制 WA1 选择 选择 R0 R1 R2 R3 不读出
第 14 页 共 14 页
R0 R1 R2 R3 不写入
要求： （1）设计微指令格式。（2）画出 ADD，SUB 两条微指令程序流程图。
10.画出单机系统中采用的三种总线结构。11 集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理. 12 刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存 的带宽。假定总带宽的 50%用于刷新屏幕，保留 50%带宽用于其他非刷新功能。（1） 若显示工作方式采用分辨率为 ，颜色深度为 3B，帧频（刷新速率） 为 72HZ，计算总带宽。（2） 为达到这样高的刷存带宽，应采取何种技术措施？ 13 已知某 8 位机的主存采用半导体存贮器，地址码为 18 位，若使用 4K×4 位 RAM 芯片
第 15 页 共 15 页
组成该机所允许的最大主存空间，并选用模块条的形式，问： （1） 若每个模块为 32K×8 位，共需几个模块？ （2） 每个模块内共有多少片 RAM 芯片？ （3） 主存共需多少 RAM 芯片？CPU 如何选择各模块？
证明：当 1 &
≥0 时，即 x 为正小数，则 1 & [
因为正数的补码等于正数本身，所以 1&
x 0. x 1 x 2?x n
≥0 ， X0 = 0
当 1 & x & - 1 时，即 x 为负小数，根据补码定义有： 2 & [x ]补 = 2 + 即 2 & 所以
& 1 （mod2） 1 ，x n= 1
x 0. x 1 x 2?x n &
正数： 符号位 负数： 符号位
x0=0 x0=1 x
若 1 & x ≥0 ，x 0 = 0，则 [ 若
x 0+ x = x x 0+ x = 2 + x
- 1 & x & 0，x 0 = 1 ，则 [x ]补 = 2
， 1 & x ≥0 -1&x& 0
2. 解： （1） 定点原码整数表示时， 最大正数值 = （231 C 1 ）10 最小负数值 = -（231 C 1 ）10 （2）定点原码小数表示时， 最大正数值 =C（1 - 231 ）10 最小负数值 =C(1 - 231 ）10
第 16 页 共 16 页
解： （1） 用虚拟地址为 1 的页号 15 作为快表检索项，查得页号为 15 的页在主存中的 起始地址为 80000，故将 80000 与虚拟地址中的页内地址码 0324 相加，求得主存实地址 码为 80324。（2） 主寸实地址码 = 96000 + 0128 = 96128 （3） 虚拟地址 3 的页号为 48，当用 48 作检索项在快表中检索时，没有检索到 页号为 48 的页面， 此时操作系统暂停用户作业程序的执行， 转去执行查页 表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入 主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将 页号及其在主存中的起始地址写入快表。4. 解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组 合在一个小组中，进行分组译码。经分析， ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可 （e 得六个微命令信号，剩下的 a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段 组成如下： 3. 直接控制
01c 10f 11g
01b 10i 11j
5. 解：扇区总数 = 60 × 60 × 75 = 270000（扇区） 模式 1 存放计算机程序和数据，其存储容量为： 270000 × 2048 / 1024 / 1024 = 527MB 模式 2 存放声音、图象等多媒体数据，其存储容量为： 270000 × 2336 / 1024 / 1024 = 601MB 6. 解： ：假设主存工作周期为 TM，执行一条指令的时间也设为 TM 。则中断处理过程和各 时间段如图 B17.3 所示。当三个设备同时发出中断请求时，依次处理设备 A、B、C 的时 间如下： tA = 2TM + TDC + TS + TA + TR tB = 2TM + TDC + TS + TA + TR tC = 2TM + TDC + TS + TA + TB 达到中断饱和的时间为： T = tA + tB + tC 中断极限频率为：f = 1 / T
第 17 页 共 17 页
7 解：[ x ]原 = 1.01111 [ y ]原 = 0.11001
[ x ]补 = 1.10001 所以 ：[ -x ]补 = 0.01111 [ y ]补 = 0.11001 所以 ：[ -y ]补 = 1.00111
[ x ]补 11.10001 [ x ]补 11.10001 + [ y ]补 00.11001 + [ -y ]补 11.00111 [ x + y ]补 00.01010 [ x - y ]补 10.11000 所以： x + y = +0.01010 因为符号位相异，结果发生溢出 8 解：64 条指令需占用操作码字段（OP）6 位，这样指令余下长度为 10 位。为了覆盖 主存 64K 字的地址空间，设寻址模式（X）2 位，形式地址（D）8 位，其指令格式如下： 15 10 9 8 7 0 OP X D 寻址模式定义如下： 分） （7 X= 0 0 直接寻址 有效地址 E=D（256 单元） X= 0 1 间接寻址 有效地址 E= (D） （64K） X= 1 0 变址寻址 有效地址 E= (R)＋D （64K） X= 1 1 相对寻址 有效地址 E=（PC）＋D （64K） 其中 R 为变址寄存器（16 位） ，PC 为程序计数器（16 位） 9 解：
第 18 页 共 18 页
各字段意义如下：F1―读 RO―R3 的选择控制。F2―写 RO―R3 的选择控制。F3―打入 SA 的控制信号。F4―打入 SB 的控制信号。F5―打开非反向三态门的控制信号 LDALU。F6―打开反向三态门的控制信号 LDALU ，并使加法器最低位加 1。F7－锁存器 SB 清零 RESET 信号。F8－ 一段微程序结束，转入取机器指令的控制信号。R― 寄存器读命令 W―寄存器写命令 （2）ADD、SUB 两条指令的微程序流程图见图 B2.3 所示。
图 B2.3 10 三种系统总线结构如图 B2.4：
第 19 页 共 19 页
11 解 ：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。独立请求方式结构图如图 B5.4：
第 20 页 共 20 页
图 B5.4 12 解： （1）因为 刷新所需带宽 = 分辨率 × 每个像素点颜色深度 × 刷新速度 所以 1024 × 768 × 3B × 72 / S = 165888KB / S = 162MB / S （2）为达到这样高的刷存带宽，可采用如下技术措施： 1．使用高速的 DRAM 芯片组成刷存。2．刷存采用多体交错结构。3．刷存内显示控制器的内部总线宽度由 32 位提高到 64 位，甚至到 128 位。4．刷存采用双端口存储器结构，将刷新端口与更新端口分开。
第 21 页 共 21 页
一、填空题：（每空 1 分，共 15 分） 1、原码一位乘法中，符号位与数值位（ ） ，运算结果的符号位等于（ ）。2、码值 80H：若表示真值 0，则为（ ）码；若表示真值D128，则为（ ） 码。3、微指令格式分为（ ）型微指令和（ ）型微指令，其中，前者的并行操 作能力比后者强。4、在多级存储体系中，Cache 存储器的主要功能是（ ）。5、在下列常用术语后面，写出相应的中文名称：VLSI( ), RISC( ), DMA( ), DRAM( )。6、为了实现 CPU 对主存储器的读写访问，它们之间的连线按功能划分应当 包括（ ），（ ）（ ）。7、从计算机系统结构的发展和演变看，近代计算机是以（ ）为中心的系统 结构。二、单项选择题：（每题 2 分，共 40 分） 1、寄存器间接寻址方式中，操作数处于（ ）中。A、通用寄存器 B、主存 C、程序计数器 D、堆栈 2、CPU 是指（ ）。A、运算器 B、控制器 C、运算器和控制器 D、运算器、控制器和主存 3、若一台计算机的字长为 2 个字节，则表明该机器（ ）。A、能处理的数值最大为 2 位十进制数。B、能处理的数值最多由 2 位二进制数组成。C、在 CPU 中能够作为一个整体加以处理的二进制代码为 16 位。D、在 CPU 中运算的结果最大为 2 的 16 次方 4、在浮点数编码表示中，（ ）在机器数中不出现，是隐含的。A、基数 B、尾数 C、符号 D、阶码 5、控制器的功能是（ ）。A、产生时序信号 B、从主存取出一条指令 C、完成指令操作码译 码 D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号， 以解释执行该指令。6、虚拟存储器可以实现（ ）。A、提高主存储器的存取速度 B、扩大主存储器的存储空间，并能进行自动管理和调度 C、提高外存储器的存取周期 D、扩大外存储器的存储空间 7、32 个汉字的机内码需要（ ）。A、 8 字节 B、64 字节 C、32 字节 D、16 字节
第 22 页 共 22 页
8、相联存储器是按（ ）进行寻址的存储器。A、地址指定方式 B、堆栈指定方式 C、内容指定方式 D、地址指定方式与堆栈存储方式结合 9、状态寄存器用来存放（ ）。A、算术运算结果 B、逻辑运算结果 C、运算类型 D、算术逻辑运算指令及测试指令的结果状态 10、在机器数（ ）中，零的表示形式是唯一的。A、原码 B、补码 C、补码和移码 D、原码和反码 11、计算机的存储器采用分级方式是为了（ ）。A、减少主机箱的体积 B、解决容量、价格、速度三者之间的矛盾 C、保存大量数据方便 D、操作方便 12、有关 Cache 的说法正确的是（ ）。A、只能在 CPU 以外 B、CPU 内外都可以设置 Cache C、只能在 CPU 以内 D、若存在 Cache，CPU 就不能再访问主存 13、在定点二进制运算中，减法运算一般通过（ ）来实现。A、原码运算的二进制减法器 B、补码运算的二进制减法器 C、补码运算的十进制加法器 D、补码运算的二进制加法器 14、堆栈常用于（ ）。A、数据移位 B、程序转移 C、保护程序现场 D、输入、输出 15、计算机系统的层次结构从内到外依次为（ ）。A、硬件系统、系统软件、应用软件 B、系统软件、硬件系统、应用软 件 C、系统软件、应用软件、硬件系统 件 16、一个指令周期通常由（ ）组成。A、若干个节拍 B、若干个时钟周期 C、若干个工作脉冲 D、若干个机器周期 17、在计算机系统中，表征系统运行状态的部件是（ ）。A、程序计数器 B、累加计数器 C、中断计数器 D、程序状态字 18、某虚拟存储器采用页式内存管理，使用 LRU 页面替换算法，考虑下面 的页面访问地址流（每次访问在一个时间单位中完成），1、8、1、7、8、2、7、 2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为 4 个页面，开始时 为空的，则页面失效次数是（ ）。A、4 B、 5 C、6 D、7 19、某一 SRAM 芯片，其容量是 1024×8 位，除电源和接地端外，该芯片引 脚的最小数目是（ ）。A、20 B、22 C、 25 D、 30 20、下面尾数（1 位符号位）的表示中，不是规格化尾数的是（ ）。A、 （原码） B、（原码） D、应用软件、硬件系统、系统软
第 23 页 共 23 页
C、 （补码） D、（补码） 三、简答题：（每题 5 分，共 10 分） 1、Cache 与主存之间的地址映像方法有哪几种？各有何特点？ 2、DRAM 存储器为什么要刷新？有哪几种常用的刷新方法？ 四、综合题：（共 35 分） 1、（本题 7 分）某机采用微程序控制器，其微程序控制器有 18 种微操作命 令 （采用直接控制法，即水平型微指令） ，有 8 个转移控制状态 （采用译码形式） ， 微指令格式中的下址字段 7 位。该机机器指令系统采用 4 位定长操作码，平均每 条指令由 7 条微指令组成。问： （1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的 容量是多少（字数×字长）？（4 分） （2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是 否合适？（3 分） 操作控制字段 判别测试字段 下址字段 2、（本题 12 分）设浮点数的格式为：阶码 4 位，包含一位符号位，尾数 5 位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为： 阶符（1 位） 阶码（3 位） 数符（1 位） 尾数 位） （4 则按上述浮点数的格式： （1）若（X）10=22/64，（Y）10= ―2.75，则求 X 和 Y 的规格化浮点数表 示形式。（6 分） （2）求[X+Y]浮（要求用补码计算，列出计算步骤）（6 分） 3、（本题共 16 分）某机字长 8 位，CPU 地址总线 16 位，数据总线 8 位， 存储器按字节编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平 有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问： （1）若该机主存采用 16K×1 位的 DRAM 芯片（内部为 128×128 阵列）构 成最大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为 2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（6 分） （2）若为该机配备 2K×8 位的 Cache，每块 8 字节，采用 2 路组相联映像， 试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为 3280H，则该地址可映像到 Cache 的哪一组？（4 分） （3）若用 4 个 8K×4 位的 SRAM 芯片和 2 个 4K×8 位的 SRAM 芯片形成 24K×8 位的连续 RAM 存储区域，起始地址为 0000H，假设 SRAM 芯片有 CS# （片选，低电平有效） WE# 和 （写使能，低电平有效） 信号控制端。试画出 SRAM 与 CPU 的连接图，在图上标清楚地址译码连接，数据线、地址线、控制线连接。（6 分）
第 24 页 共 24 页
一、单项选择题：（每题 1 分，共 20 分） 1、目前我们所说的个人台式商用机属于 。A、巨型机 B、中型机 C、小型机 D、微型机 2、下列数中最大的数是 。A、（ B、（227）8 C、（98）16 D、（152）10 3、在小型或微型计算机里，普遍采用的字符编码是 。A、 BCD 码 B、 16 进制 C、 格雷码 D、 ASCⅡ码 4、在下列机器数 中，零的表示形式是唯一的。A、原码 B、补码 C、反码 D、原码和反码 5、设［X］补=1.x1x2x3x4,当满足 时，X & -1/2 成立。A、x1 必须为 1，x2x3x4 至少有一个为 1 B、x1 必须为 1，x2x3x4 任意 C、x1 必须为 0，x2x3x4 至少有一个为 1 D、x1 必须为 0，x2x3x4 任意 6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符 码是 。A、 B、 C、 D、、在 CPU 中，跟踪后继指令地址的寄存器是 。A、指令寄存器 B、程序计数器 C、地址寄存器 D、状态条件寄存器 8、EPROM 是指 。A、读写存储器 B、只读存储器 C、可编程的只读存储器 D、光擦除可编程的只读存储器 9、堆栈寻址方式中，设 A 为累加器，SP 为堆栈指示器，MSP 为 SP 指示 的栈顶单元。如果进栈操作的动作顺序是（A）→MSP，(SP) D1→SP。那么出 栈操作的动作顺序应为 。A、(MSP)→A，(SP)+1→SP B、(MSP)→A，（SP）D1→SP C、(SPD1)→SP，(MSP)→A D、 (SP)+1→SP，(MSP)→A 10、下面尾数（1 位符号位）的表示中，不是规格化的尾数的是 。A、（原码） B、（原码） C、 （补码） D、（补码） 11、在主存和 CPU 之间增加 cache 存储器的目的是 。A、增加内存容量 B、提高内存可靠性 C、解决 CPU 和主存之间的速度匹配问题 D、增加内存容量，同时加快 存取速度 12、CPU 主要包括 。A、控制器 B、控制器、 运算器、cache C、运算器和主存 D、控制器、ALU 和主存 13、设变址寄存器为 X，形式地址为 D，（X）表示寄存器 X 的内容，变址 寻址方式的有效地址为 。
第 25 页 共 25 页
A、EA=(X)+D B、EA=(X)+(D) C、EA=((X)+D) D、EA=((X)+(D)) 14、信息只用一条传输线 ，且采用脉冲传输的方式称为 。A、串行传输 B、并行传输 C、并串行传输 D、分时传输 15、下述 I/O 控制方式中，主要由程序实现的是 。A、PPU(外围处理机)方式 B、中断方式 C、DMA 方式 D、通道方式 16、系统总线中地址线的功能是 。A、用于选择主存单元地址 B、用于选择进行信息传输的设备 C、用于选择外存地址 D、用于指定主存和 I/O 设备接口电路的地 址 17、CRT 的分辨率额为 ，颜色深度为 8 位，则刷新存储器的存 储容量是 。A、2MB B、1MB C、8MB D、1024B 18、设寄存器位数为 8 位，机器数采用补码形式（含一位符号位）。对应于 十进制数-27， 寄存器内为 。A、27H B、9BH C、E5H D、5AH 19、根据国标规定，每个汉字在计算机内占用 存储。A、一个字节 B、二个字节 C、三个字节 D、四个字节 20、某一 SRAM 芯片，其容量为 512×8 位，考虑电源端和接地端，该芯片 引出线的最小数目应为 。A、23 B、25 C、50 D、19 二、填空题：（每空 1 分，共 20 分） 1、设 X= ―0.1011，则[X]补为 。2、汉字的 、 、 是计算机用于汉字输入、内部处理、输出三种不 同用途的编码。3、数控机床是计算机在 方面的应用，邮局把信件自动分拣是在计算 机 方面的应用。4、计算机软件一般分为 和 两大类。5、RISC 的中文含义是 ；CISC 的中文含义是 。6、对动态存储器的刷新有两种方式，它们是 和 。7、机器字长 16 位，表示浮点数时，阶码 6 位（阶符 1 位） ，尾数 10 位（数 符 1 位）则浮点补码表示时 最大浮点数是 ， ， ， 绝对值最小的非 0 的正数是 。8、在存储系统的 Cache 与主存层次结构中，常会发生数据替换问题，此时 我们较常使用的替换算法有 和 等。9、一条指令实际上包括两种信息即 和 。10、按照总线仲裁电路的位置不同，可分为 仲裁和 仲裁。三、简答题：（每题 5 分，共 15 分） 1、CPU 中有哪些主要寄存器？简述这些寄存器的功能。2、RISC 机器具有什么优点，试简单论述。
第 26 页 共 26 页
3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存 储容量和存取速度的相对值如何变化？ 四、综合题：（共 45 分） 1、求十进制数D123 的原码表示，反码表示，补码表示和移码表示（用 8 位二进制表示，并设最高位为符号位，真值为 7 位）。（本题 8 分） 2、基址寄存器的内容为 3000H，变址寄存器的内容为 02B0H，指令的地址 码为 002BH，程序计数器（存放当前正在执行的指令的地址）的内容为 4500H， 且存储器内存放的内容如下： 地址 内容 002BH BH H 5600H 32DBH H BH 2500H （1）、若采用基址寻址方式，则取出的操作数是什么？ （2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？ （3）、若采用立即寻址方式，取出的操作数是什么？ （4）、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？ （5）、若相对寻址用于转移指令，则转移地址是多少？（本题 10 分） 3、现有 SRAM 芯片容量为 2K×4 位，试用此芯片组成 8K×8 位的存储器， （1） 、共需要多少这样的芯片？ （2） 、要访问此存储器至少需要多少条地址线？ 其中片内寻址需几条？（本题 6 分） 4、某双面磁盘，每面有 220 道，已知磁盘转速 r = 3000 转/分。数据传输率 为 175000B/s。求磁盘总容量。（本题 6 分） 5、设浮点数 x=2＿011×0.101100，y=2＿010× (－0.011010) （1）、计算 x+y；（阶码与尾数均用补码运算）。（2）、计算 x×y；（阶码用补码运算，尾数用原码一位乘）。（本题 15 分）
第 27 页 共 27 页
一、填空题（每空 1 分，共 15 分） 1、分开计算，相乘两数符号位的异或值。2、移，补 3、水平，垂直 4、匹配 CPU 和主存之间的速度 5、超大规模集成电路，精简指令系统计算机，直接存储器存取（访问）， 动态随机读写存储器。6、地址总线，数据总线，读写控制线 7、存储器 二、单项选择题（每题 2 分，共 40 分） 1、b 2、c 3、c 4、a 5、d 6、b 7、b 8、c 9、d 10、c 11、b 12、b 13、d 14、c 15、a 16、d 17、d 18、c 19、a 20、 d 三、简答题（每题 5 分，共 10 分） 1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个 主存块只能放到一个唯一对应的 Cache 块中，实现简单但 Cache 利用率低；全 相联映像是每个主存块可以放到任何一个 Cache 块中，最灵活但实现的成本代价 最大；组相联映像时每个主存块唯一对应一个 cache 组，但可放到组内任何一个 块中，是前两种方式的折中。2、DRAM 存储器采用电容存放信息，由于电容漏电，保存信息经过一段时 间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷 新。四、综合题（共 35 分） 1、（本题 7 分） （1）、操作控制字段 18 位，判别测试字段 3 位，控存容量是 128×28； （2）、共 16 条指令，需 112 条微指令，控存合适，能满足需要。2、（本题共 12 分） （1）、X 和 Y 的表示为： X 阶码：1111 尾数： 01011 Y 阶码：0010 尾数：10101 （2）、①、对阶：ExDEy=11.101 保留 Ey，X 尾数右移 3 位。②、尾数 加：得：11.0110011 ③、规格化：已经是 ④、舍入：尾数：11.0110 ⑤、判溢出：无溢出， 故结果为：阶码 0010 尾数 10110 值：D0.、（本题共 16 分）（1）共需 32 个芯片，刷新信号周期约为 15.6?s，刷 新行地址 7 位； （2） 主存字块标记 6 位，组地址 7 位，块内地址 3 位。地址 3280H 在 Cache 的 50H 组内。（3）连接情况大致如图：
第 28 页 共 28 页
一、单项选择题：（每题 1 分，共 20 分） 1、D 2、A 3、D 4、B 5、A 6、D 7、B 8、D 9、D 10、D 11、C 12、B 13、A 14、A 15、B 16、D 17、C 18、C 19、B 20、 D 二、填空题：（每空 1 分，共 20 分） 1、10101 2、输入码，机内码，字形码 3、自动控制，人工智能 4、系统软件，应用软件 5、精简指令系统计算机，复杂指令系统计算 机 6、集中式刷新，分布式刷新 7、（1―2―9）×231、 2―41、 8、先进先出算法（FIFO），近期最少使用算法（LRU）， 9、操作码，地址码 10、集中式， 分布式 三、简答题：（每题 5 分，共 15 分） 1、CPU 有以下寄存器：①指令寄存器（IR）：用来保存当前正在执行的一 条指令。②程序计数器 （PC） ：用来确定下一条指令的地址。③地址寄存器 （AR） ： 用来保存当前 CPU 所访问的内存单元的地址。④缓冲寄存器（DR）：&1&作为 CPU 和内存、外部设备之间信息传送的中转站。&2&补偿 CPU 和内存、外围设 备之间在操作速度上的差别。&3&在单累加器结构的运算器中，缓冲寄存器还可 兼作为操作数寄存器。⑤通用寄存器（AC）：当运算器的算术逻辑单元（ALU） 执行全部算术和逻辑运算时，为 ALU 提供一个工作区。⑥状态条件寄存器 （PSW）：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内 容。除此之外，还保存中断和系统工作状态等信息，以便使 CPU 和系统能及时 了解机器运行状态和程序运行状态。2、RISC 是精简指令系统计算机，它有以下特点：①选取使用频率最高的一 些简单指令，以及很有用但不复杂的指令。②指令长度固定，指令格式种类少， 寻址方式种类少。③只有取数/存数指令访问存储器，其余指令的操作都在寄存器 之间进行。④大部分指令在一个机器周期内完成。⑤CPU 中通用寄存器数量相当 多。⑥以硬布线控制为主，不用或少用微指令码控制。⑦一般用高级语言编程， 特别重视编译优化工作，以减少程序执行时间。3、分为高速 Cache――主存――辅存三级层次结构，容量从小到大，速度 从高到低。存储介质：Cache SRAM 主存 DRAM 辅存 磁表面存储器 四、综合题：（共 45 分） 1、（本题 8 分） 原 码 ：
移码： 、（本题 10 分）
第 29 页 共 29 页
（1） 、3500H （2） 、2800H （3） 、002BH （4） 、2600H （5）、 452BH 3、（本题 6 分）（1）、8 片 （2）、13 条， 11 条， 4、（本题 6 分）解： 因为 Dr = r×N r = 3000 转/分 = 50 转/秒 所以 N = Dr/r = （175000B/s） / （50/s）= 3500B 磁盘总容量 = 3500B×220×2 = .54MB 5、（本题 15 分） (1) 阶码： 11010 尾数 ： （均为补码） (2) 阶码： 11010 （补码） 尾数：
（原码）（计算过程略）
第 30 页 共 30 页
第一篇:计算机组成原理试题及答案计算机组成原理期末试题及答案 计算机组成原理期末试题及答案
一、选择题 选择题 （共 20 题，每题 1 分， 共 20 分） 1. 在下列机器数______中，零的表示形式是唯一的。A．原码 B．补码 C．反码 D．原码和反码 2. CRT 的分辨率为 ，颜色深度为 8 位，则刷新存储器的存储 容量是______。A．2MB B．1MB C．8MB D．1024B 3. 在定点二进制运算器中，减法运算一般通过______来实现。A．原码运算的二进制减法器 B．补码运算的二进制减法器 C．补码运算的十进制加法器 D．补码运算的二进制加法器 4. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻 址 5. 信息只用一条传输线 ，且采用脉冲传输的方式称为______。A.串行传输 B.并行传输 C.并串行传输 D.分时传输 6. 和外存储器相比，内存储器的特点是______。A．容量大、速度快、成本低 B．容量大、速度慢、成本高 C．容量小、速度快、成本高 D．容量小、速度快、成本低 7. CPU 响应中断的时间是______。A．中断源提出请求 B．取指周期结束 C．执行周期结束。8. EPROM 是指______。A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读 存储器 9. 下列数中最小的数是______。A． （ B． （52）8 C． （133）8 D． （30）16 10. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字 符码是______。A．
D． . 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作 数外，另一个数常需采用______。A. 堆栈寻址方式 B. 立即寻址方式 C.隐含寻址方式 D. 间 接寻址方式 12. 用于对某个寄存器中操作数的寻址方式称为______寻址。A. 直接 B. 间接 C. 寄存器直接 D. 寄存器 间接 13. 中央处理器（CPU）包含______。A．运算器 B．控制器 C．运算器、控制器和 cache D．运算器、控制器和主存储器 14. 在 CPU 中跟踪指令后继地址的寄存器是______。
A．主存地址寄存器 B．程序计数器 C．指令寄存器 D．状态 条件寄存器 15. 在集中式总线仲裁中，______方式响应时间最快。A．链式查询 B.计数器定时查询 C.独立请求 D.以上 三种相同 16. PCI 总线的基本传输机制是______。A．串行传输 B．并行传输 C．DMA 式传输 D．猝发式 传输 17. 中断向量地址是______。A．子程序入口地址 B．中断服务子程序入口地址 C．中断服务子程序出口地址 D．中断返回地址 18. CD-ROM 是______型光盘。A．一次 B．重写 C．只读 19. 某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范 围是______。A．512K B．1M C．512KB 20．一个16K×32位的存储器，其地址线和数据线的总和是______。A．48 B．46 C．36 D.40
二、填空题（共 7 题，每空 1 分， 共 20 分） 填空题 1. 计算机系统是由______和软件两大部分组成，软件又分为___ ___和 __ ____。2. 系统总线按传输信息的不同分为地址总线、_ _ __、___ _ _三大 类。3. 四位二进制补码所能表示的十进制整数范围是______至______。4. 半导体 SRAM 靠______存储信息，半导体 DRAM 靠______存储信息。5. 动态 RAM 的刷新方式通常有___ ___、_ ___、___ _三种。6. 完整的指令周期包括取指、______、______、_____四个子周期，影响 指令流水线性能的三种相关分别是___ ___相关、_ ___相关和控制相关。7. Cache 和主存地址的映射方式有___ ___、_ ___、___ _ 三种。三、简答题（共 2 题，每题 5 分， 共 10 分） 简答题 1．什么叫指令？什么叫指令系统？
2. 一次程序中断大致可分为哪几个阶段？
四、应用题（共 5 题，每题 10 分， 共 50 分） 应用题 1. 设某机主频为 8MHz，每个机器周期平均含 2 个时钟周期，每条指令平均 有 2.5 个机器周期，试问该机的平均指令执行速度为多少 MIPS？若机器主频不 变，但每个机器周期平均含 4 个时钟周期，每条指令平均有 5 个机器周期，则该 机的平均指令执行速度又是多少 MIPS？由此可得出什么结论？
2．设某机有四个中断源A、B、C、D，其硬件排队优先次序为A,B,C,D，现要 求将中断处理次序改为D,A,C,B。（1）写出每个中断源对应的屏蔽字。（2） 按下图时间轴给出的四个中断源的请求时刻， 画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。
3.设机器数字长为8位（含一位符号位） ，若A = +15，B = +24，求[A+B]补 和[A-B]补并还原成真值。
4. 某机字长16位，存储字长等于指令字长，若存储器直接寻址空间为128 字，变址时的位移量为-64~+63,16个通用寄存器可作为变址寄存器。设计一套指 令格式，满足下列寻址类型的要求。（1）直接寻址的二地址指令3条； （2）变址寻址的一地址指令6条； （3）寄存器寻址的二地址指令9条； （4）直接寻址的一地址指令13条。
5．设 CPU 共有 16 根地址线，8 根数据线，并用-MREQ（低电平有效）作访 存控制信号，R/-W 作读写命令信号（高电平为读，低电评为写） 。现有 8 片 8KX8 位的 RAM 芯片与 CPU 相连，试回答： （1）用 74138 译码器画出 CPU 与存储芯片的连接图； （2）写出每片 RAM 的地址范围； （3）根据图（1） ，若出现地址线 A13 与 CPU 断线，并搭接到高电平上,将 出现什么后果？
一、选择题 1. B 2. B 3. D 4. B 5. A 6. C 7. C 8. C 9. B 10. D 11. C 12. C 13. C 14. B 15. C 16. D 17. B 18. C 19. A 20. B 二、填空题 1.硬件 系统软件 应用软件 2 数据 地址控制 3 +15 -16 4.触发器 电容 5 集中 分散 异步 6 间址 执行 中断 结构 数据 控制 7 直接映射 全相连 组 相连 三、简答题 1 指令是计算机执行某种操作的命令，也就是常说的机器指令。一台机器中所有 机器指令的集合，称这台计算机的指令系统。2 答：一次程序中断大致可分为五个阶段。中断请求（1 分）中断判优（1 分） 中断响应（1 分）中断服务（1 分）中断返回（1 分） 四、应用题 1 解：先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后 通过平均指令周期的倒数求出平均指令执行速度。计算如下：
时钟周期=1/8MHz=0.125×10-6 =125ns 机器周期=125ns×2=250ns 平均指令周期=250ns×2.5=625ns 平均指令执行速度=1/625ns=1.6MIPS 当参数改变后：机器周期= 125ns×4=500ns=0.5?s 平均指令周期=0.5?s×5=2.5?s 平均指令执行速度=1/2.5?s=0.4MIPS 结论：两个主频相同的机器，执行速度不一定一样。2 （1）在中断处理次序改为 D & A & C & B 后，每个中断源新的屏蔽字如 表所示。（5 分） 中断源 屏蔽字 A A B C D
（2）根据新的处理次序，CPU 执行程序的轨迹如图所示（5 分）
D 程序 C 程序 B 程序 A 程序 5 10 B D 20 30 A 40 50 60 C 70 80 90
3 解：∵ A = +15 = +0001111，B = +24 = +0011000 ∴ [A]补 = 0,0001111，[B]补 = 0,0011000，[-B]补 = 1,1101000
则[A- B]补 = [A]补 + [-B]补 = 0,,,1110111
∴ [A-B]补 = 1,1110111 故 A-B = -0001001 = -9 4 1)地址指令格式为（2 分） OP 2 00-10 2)（2 分） OP5
R1 4 A2 7 A1 7 A2 7
3)（3 分） OP8 R1 1100 4)（3 分） OP9 R1 7
D7~0 -CS1 -CS2 A12~0 -MREQ A13 A14 A15
-G2A -7） G2B A B C
3) 如果地址线 A13 与 CPU 断线，并搭接到高电平上，将会出现 A13 恒为“1”的 情况。此时存储器只能寻址 A13=1 的地址空间，A13=0 的另一半地址空间将永远 访问不到。若对 A13=0 的地址空间进行访问，只能错误地访问到 A13=1 的对应空 间中去。
第一篇:计算机组成原理试题及答案计算机组成原理试题一
一、选择题（共 20 分，每题 1 分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自__C____。A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。2．__C___可区分存储单元中存放的是指令还是数据。A．存储器； B．运算器； C．控制器； D．用户。3．所谓三总线结构的计算机是指_B____。A．地址线、数据线和控制线三组传输线。B．I/O 总线、主存总统和 DMA 总线三组传输线； C．I/O 总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线． 。4． 某计算机字长是 32 位， 它的存储容量是 256KB， 按字编址， 它的寻址范围是__B____。A．128K； B．64K； C．64KB； D．128KB。5．主机与设备传送数据时，采用____A__，主机与设备是串行工作的。A．程序查询方式； B．中断方式； C．DMA 方式； D．通道。6．在整数定点机中，下述第___B___种说法是正确的。A．原码和反码不能表示 -1，补码可以表示 -1； B．三种机器数均可表示 -1； C．三种机器数均可表示 -1，且三种机器数的表示范围相同； D．三种机器数均不可表示 -1。7．变址寻址方式中，操作数的有效地址是___C___。A．基址寄存器内容加上形式地址（位移量） ； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。8．向量中断是___C___。A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
D．以上都不对。9．一个节拍信号的宽度是指__C____。A．指令周期； B．机器周期； C．时钟周期； D．存储周期。10．将微程序存储在 EPROM 中的控制器是__A____控制器。A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。11．隐指令是指___D___。A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令； D．指令系统中没有的指令。12．当用一个 16 位的二进制数表示浮点数时，下列方案中第___B__种最好。A．阶码取 4 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位） ； B．阶码取 5 位（含阶符 1 位） ，尾数取 11 位（含数符 1 位） ； C．阶码取 8 位（含阶符 1 位） ，尾数取 8 位（含数符 1 位） ； D．阶码取 6 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位） 。13．DMA 方式____B__。A．既然能用于高速外围设备的信息传送，也就能代替中断方式； B．不能取代中断方式； C．也能向 CPU 请求中断处理数据传送； D．内无中断机制。14．在中断周期中，由___D___将允许中断触发器置“0” 。A．关中断指令； B．机器指令； C．开中断指令； D．中断隐指令。15．在单总线结构的 CPU 中，连接在总线上的多个部件___B___。A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据； B．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据； C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据； D．可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。16．三种集中式总线控制中，___A___方式对电路故障最敏感。A．链式查询； B．计数器定时查询； C．独立请求； D．以上都不对。17．一个 16K× 8 位的存储器，其地址线和数据线的总和是____D__。A．48；
B．46； C．17； D．22． 18．在间址周期中，____C__。A．所有指令的间址操作都是相同的； B．凡是存储器间接寻址的指令，它们的操作都是相同的； C．对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的； D．以上都不对。19．下述说法中___B___是正确的。A．EPROM 是可改写的，因而也是随机存储器的一种； B．EPROM 是可改写的，但它不能用作为随机存储器用； C．EPROM 只能改写一次，故不能作为随机存储器用； D．EPROM 是可改写的，但它能用作为随机存储器用。20．打印机的分类方法很多，若按能否打印汉字来区分，可分为___C___。A．并行式打印机和串行式打印机； B．击打式打印机和非击打式打印机； C．点阵式打印机和活字式打印机； D．激光打印机和喷墨打印机。二、填空（共 20 分，每空 1 分） 1．设浮点数阶码为 8 位（含 1 位阶符） ，尾数为 24 位（含 1 位数符） ，则 32 位二进制 补码浮点规格化数对应的十进制真值范围是：最大正数为 小正数为 － 2 129 ，最大负数为 2
，最小负数为
2．指令寻址的基本方式有两种，一种是 顺序 寻址方式，其指令地址由 程序计数器 给出，另一种是 跳跃 寻址方式，其指令地址由 指令本身 给出。3． 在一个有四个过程段的浮点加法器流水线中， 假设四个过程段的时间分别是 T1 = 60ns pT2 = 50nspT3 = 90nspT4 = 80ns。则加法器流水线的时钟周期至少为 90ns 。如果采用同 样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 280ns 。4．一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 增加 。尾数右移 1 位， 阶码 加 1 。5．存储器由 m（m＝1，2，4，8?）个模块组成，每个模块有自己的 数据 倍。6． 按序写出多重中断的中断服务程序包括 保护现场 、 恢复现场 和中断返回几部分。开中断 、 设备服务 、 寄存器，若存储器采用 模 m 地址 和 m 编址，存储器带宽可增加到原来的
三、名词解释(共 10 分，每题 2 分) 1．微操作命令和微操作 答： 微操作命令是控制完成微操作的命令； 微操作是由微操作命令控制实现的最基本操 作。
2．快速缓冲存储器 答：快速缓冲存储器是为了提高访存速度，在 CPU 和主存之间增设的高速存储器，它 对用户是透明的。只要将 CPU 最近期需用的信息从主存调入缓存，这样 CPU 每次只须访问 快速缓存就可达到访问主存的目的，从而提高了访存速度。3．基址寻址 答：基址寻址有效地址等于形式地址加上基址寄存器的内容。4．流水线中的多发技术 答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的 结果，这就是流水线中的多发技术。5．指令字长 答：指令字长是指机器指令中二进制代码的总位数。四、计算题（5 分） 设机器数字长为 8 位（含 1 位符号位） ，设 A＝
13 9 ，B＝ ? ，计算[A ? B]补，并还原成 64 32
真值。计算题 答：[A+B]补＝1.1011110， A+B ＝（-17/64） [A-B]补＝1.1000110， A-B ＝（35/64） 五、简答题（共 20 分） 1．异步通信与同步通信的主要区别是什么，说明通信双方如何联络。（4 分） 答： 同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序， 统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固 定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互 锁方式通信双方没有相互制约关系； 半互锁方式通信双方有简单的制约关系； 全互锁方式通 信双方有完全的制约关系。其中全互锁通信可靠性最高。2．为什么外围设备要通过接口与 CPU 相连？接口有哪些功能？（6 分） 答：外围设备要通过接口与 CPU 相连的原因主要有： （1）一台机器通常配有多台外设，它们各自有其设备号（地址） ，通过接口可实现对设 备的选择。（2）I/O 设备种类繁多，速度不一，与 CPU 速度相差可能很大，通过接口可实现数据 缓冲，达到速度匹配。（3）I/O 设备可能串行传送数据，而 CPU 一般并行传送，通过接口可实现数据串并格 式转换。（4）I/O 设备的入/出电平可能与 CPU 的入/出电平不同，通过接口可实现电平转换。（5）CPU 启动 I/O 设备工作，要向外设发各种控制信号，通过接口可传送控制命令。（6） I/O 设备需将其工作状况 （ “忙” 、 “就绪” 、 “错误” 、 “中断请求” 等） 及时报告 CPU， 通过接口可监视设备的工作状态，并保存状态信息，供 CPU 查询。可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传
送数据的功能（包括缓冲、数据格式及电平的转换） 。六、问答题（共 15 分） 1．设 CPU 中各部件及其相互连接关系如下图所示。图中 W 是写控制标志，R 是读控 制标志，R1 和 R2 是暂存器。（8 分）
W R 存储器 MAR IR PC 内部总线Bus
微操作命令形成部件
（1）假设要求在取指周期由 ALU 完成 (PC) + 1→PC 的操作（即 ALU 可以对它的一个 源操作数完成加 1 的运算） 。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。（2）写出指令 ADD # α（#为立即寻址特征，隐含的操作数在 ACC 中）在执行阶段 所需的微操作命令及节拍安排。（1）由于 (PC) + 1→PC 需由 ALU 完成，因此 PC 的值可作为 ALU 的一个源操作数， 靠控制 ALU 做＋1 运算得到 (PC) + 1，结果送至与 ALU 输出端相连的 R2，然后再送至 PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下： T0 PC→MAR，1→R T1 M(MAR)→MDR，(PC) + 1→R2 T2 MDR→IR，OP(IR)→微操作命令形成部件 T3 R2→PC （2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下： T0 Ad(IR)→R1 ；立即数→R1 T1 (R1) + (ACC)→R2 ；ACC 通过总线送 ALU T2 R2→ACC ；结果→ACC 2．DMA 接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出 DMA 工作过程的流程图（不包括预处理和后处理） 答：DMA 接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、 中断机构和 DMA 控制逻辑等组成。在数据交换过程中，DMA 接口的功能有： （1）向 CPU 提出总线请求信号； （2）当 CPU 发出总线响应信号后，接管对总线的控制； （3）向存储器发地址信号（并能自动修改地址指针） ； （4）向存储器发读/写等控制信号，进行数据传送； （5）修改字计数器，并根据传送字数，判断 DMA 传送是否结束；
（6）发 DMA 结束信号，向 CPU 申请程序中断，报告一组数据传送完毕。DMA 工作 过程流程如图所示。
发送主存地址
传送一个字
修改地址指针 和字计数器
测试传送 是否结束？ 是 DMA结束
七、设计题（10 分） 设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ 作访存控制信号（低电平有效） ，用 。现有下列芯片及各种门电路（门电路自 WR 作读写控制信号（高电平为读，低电平为写） 定） ，如图所示。画出 CPU 与存储器的连接图，要求： （1）存储芯片地址空间分配为：最大 4K 地址空间为系统程序区，相邻的 4K 地址空间 为系统程序工作区，最小 16K 地址空间为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。
Am A0 Ak A0 G1
ROM PD/Progr
74138译码器 G1， G 2A ， G 2B为控制端 C, B, A为变量控制端
ROM: 2K× 8位 8K× 8位 32K× 8位
RAM: 1K× 4位 2K× 8位 8K× 8位 16K× 1位 4K× 4位
Y7 ?? Y0 为输出端
（1）主存地址空间分配： 6000H～67FFH 为系统程序区； 6800H～6BFFH 为用户程序区。（2）合理选用上述存储芯片，说明各选几片？ （3）详细画出存储芯片的片选逻辑图。答： （1）主存地址空间分配。（2 分） A15 ? A11 ? A7 ?
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1? ? 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0? ? 最大 4 寇 988K 2K×8 位 ROM 2 片 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1? 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0? ?
1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1? ? 相邻 4K 4K×4 位 RAM 2 片 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0?
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0? ? 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1? ? 最小 16K 8K×8 位 RAM 2 片（2）根据 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0? 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1? ?
主存地址空间分配 最大 4K 地址空间为系统程序区，选用 2 片 2K×8 位 ROM 芯片； （1 分） 相邻的 4K 地址空间为系统程序工作区，选用 2 片 4K×4 位 RAM 芯片； （1 分） 最小 16K 地址空间为用户程序区，选用 2 片 8K×8 位 RAM 芯片。（1 分） （3）存储芯片的片选逻辑图（5 分）
+5V G1 G 2A G 2B C B A
& & & 1 & &
MREQ A15 A14 A13
A12 A11 A10 A0
8K× 8位 RAM
8K× 8位 RAM
4K× 4位 RAM
4K× 4位 RAM
2K× 8位 ROM
2K× 8位 ROM
D7 D4 D3 D0
A14 A15 MREQ A13 A12 A11 A10 A9 A0
G1 G2A G2B C B A
A0 2K?8 位 ROM
A9 1K?4 位 RAM
A0 1K?4 位 RAM D0
D7 D4 D3 D0 WR
计算机组成原理试题一
1. 目前我们所说的个人台式商用机属于___D___。A.巨型机 B.中型机 C.小型机 D.微型机 2. （2000）10 化成十六进制数是___B___。A． （7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是___A___。A． （ B.（227）8 C.（98）16 D.（152）10 4. ___D___表示法主要用于表示浮点数中的阶码。A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是____D__。A. BCD 码 B. 16 进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，___D___是正确的。A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM 是指__D____。A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 可擦除可编程的只读存储器 8. Intel80486 是 32 位微处理器，Pentium 是____D__位微处理器。Ａ．１６ Ｂ．３２ Ｃ．４８ Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足__A____时，X & -1/2 成立。Ａ．x1 必须为 1，x2x3x4 至少有一个为 1 Ｂ．x1 必须为 1，x2x3x4 任意 Ｃ．x1 必须为 0，x2x3x4 至少有一个为 1 Ｄ．x1 必须为 0，x2x3x4 任意 10. CPU 主要包括__B____。A.控制器 B.控制器、 运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ，且采用脉冲传输的方式称为___A___。A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是___C___。A. RR 型 B. RS 型 C. SS 型 D.程序控制指令 13. 下列__D____属于应用软件。A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和 CPU 之间增加 cache 存储器的目的是___C___。A. 增加内存容量 B. 提高内存可靠性 C. 解决 CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用___B___作为存储芯片。A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为 X，形式地址为 D， （X）表示寄存器 X 的内容，这种寻址方式的有效地 址为__A____。A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为__B____。A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中，主要由程序实现的是__B____。A. PPU(外围处理机)方式 B. 中断方式 C. DMA 方式 D. 通道方式
19. 系统总线中地址线的功能是__D____。A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备 C. 用于选择外存地址 D. 用于指定主存和 I/O 设备接口电路的地址 20. 采用 DMA 方式传送数据时，每传送一个数据要占用__D____的时间。A. 一个指令周期 B. 一个机器周期 C. 一个时钟周期 D. 一个存储周期
三. 简答题 （每小题 5 分，共 20 分）
1. 说明计算机系统的层次结构。答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级） ，操作系统级，汇 编语言级，高级语言级。2. 请说明指令周期、机器周期、时钟周期之间的关系。答：指令周期是指取出并执行一条指令的时间，指令周期常常用若干个 CPU 周期数来表示， CPU 周期也称为机器周期，而一个 CPU 周期又包含若干个时钟周期（也称为节拍脉冲或 T 周 期） 。3. 请说明 SRAM 的组成结构，与 SRAM 相比，DRAM 在电路组成上有什么不同之处？ 答：SRAM 存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM 还需要有动态 刷新电路。4. 请说明程序查询方式与中断方式各自的特点。答：程序查询方式，数据在 CPU 和外围设备之间的传送完全靠计算机程序控制，优点是硬件 结构比较简单，缺点是 CPU 效率低，中断方式是外围设备用来“主动”通知 CPU，准备输入 输出的一种方法，它节省了 CPU 时间，但硬件结构相对复杂一些。5. 提高存储器速度可采用哪些措施，请说出至少五种措施。答：措施有：①采用高速器件，②采用 cache （高速缓冲存储器） ，③采用多体交叉存储器， ④采用双端口存储器，⑤加长存储器的字长。
三. 简答题（每题 5 分，共 20 分）
1. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数 据？ 答：时间上讲，取指令事件发生在“取指周期” ，取数据事件发生在“执行周期” 。从空 间上讲，从内存读出的指令流流向控制器（指令寄存器） 。从内存读出的数据流流向运 算器（通用寄存器） 。2. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？ 答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需 的全部时间。机器周期也称为 CPU 周期， 是指被确定为指令执行过程中的归一化基准时 间，通常等于取指时间（或访存时间） 。时钟周期是时钟频率的倒数，也可称为节拍脉 冲或 T 周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机 器周期又由若干个时钟周期组成。3. 简要描述外设进行 DMA 操作的过程及 DMA 方式的主要优点。
答：(1)外设发出 DMA 请求； （2）CPU 响应请求，DMA 控制器从 CPU 接管总线的控制； （3）由 DMA 控制器执行数据传送操作； （4）向 CPU 报告 DMA 操作结束。主要优点是数据传送速度快 4. 在寄存器―寄存器型，寄存器―存储器型和存储器―存储器型三类指令中，哪类指 令的执行时间最长？哪类指令的执行时间最短？为什么？ 答：寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作 数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一 次寄存器所需时间长。
1. 简述 CPU 的主要功能。答： CPU 主要有以下四方面的功能： （1）指令控制：程序的顺序控制，称为指令控制。（2）操作控制：CPU 管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往 相应部件，从而控制这些部件按指令的要求进行动作。（3）时间控制：对各种操作实施时间上的控制，称为时间控制。（4）数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工处理。2. 主存储器的性能指标有哪些？含义是什么？ 答： 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。存储器带宽是指存储器在单位时间中的数据传输速率。3. 简要说明通用 I/O 标准接口 SCSI 的性能特点。答： 解： （1）SCSI 接口总线有 8 条数据线、1 条奇偶校验线、9 条控制线组成。使用 50 芯电缆，规定了两种电气条件：单端驱动和差分驱动。（2）总线时钟频率高。（3）SCSI 接口总线以菊花链形式最多可接 8 台设备。（4）每个 SCSI 设备有自己唯一的设备号 ID=0―7。ID=7 的设备有最高优先 权，ID=0 的设备优先权最低。采用分布式总线仲裁策略。（5）SCSI 设备是指连接在 SCSI 总线上的智能设备，即除主适配器 HBA 外， 其他 SCSI 设备实际是外设的适配器或控制器。（6）SCSI 设备是智能设备，对 SCSI 总线以至主机屏蔽了实际外设的固有物 理属性，设备间可用一套标准命令进行数据传送。(7) SCSI 设备间是一种对等关系，而不是主从关系。
4. 举出 CPU 中 6 个主要寄存器的名称及功能。
答： CPU 有以下寄存器： （1）指令寄存器（IR） ：用来保存当前正在执行的一条指令。（2）程序计数器（PC） ：用来确定下一条指令的地址。（3）地址寄存器（AR） ：用来保存当前 CPU 所访问的内存单元的地址。（4）缓冲寄存器（DR） ： &1&作为 CPU 和内存、外部设备之间信息传送的中转站。&2&补偿 CPU 和内存、外围设备之间在操作速度上的差别。&3&在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。（5）通用寄存器（AC） ：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为 ALU 提供一个工作区。（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内 容。除此之外，还保存中断和系统工作状态等信息，以便使 CPU 和系统能及时了解机器运行 状态和程序运行状态。5. CPU 响应中断应具备哪些条件？ 答： (1)在 CPU 内部设置的中断屏蔽触发器必须是开放的。(2)外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。(3)外设（接口）中断允许触发器必须为“1” ，这样才能把外设中断请求送至 CPU。(4)当上述三个条件具备时，CPU 在现行指令结束的最后一个状态周期响应中断。6. 比较水平微指令与垂直微指令的优缺点。答： （1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂 直型微指令正好相反。（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌 握。7. 什么是闪速存储器？它有哪些特点？ 答：闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于 ROM 型存 储器，但是它又可随机改写信息；从功能上看，它又相当于 RAM，所以传统 ROM 与 RAM 的定 义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点： （1）固有的非易失性 （2）廉价的高密度 （3）可直接执行 （4）固态性能 8． 一个计算机系统中的总线，大致分为哪几类？ 答： 一个计算机系统中的总线分为三类： （1） 同一部件如 CPU 内部连接各寄存器及运算部件之间的总线，称为内部总线。（2） 同一台计算机系统的各部件，如 CPU、内存、通道和各类 I/O 接口间互相连接的总 线，称为系统总线。（3） 多台处理机之间互相连接的总线，称为多机系统总线。9． 外围设备的 I/O 控制分哪几类？
答： 外围设备的 I/O 控制方式分类及特点： （1） 程序查询方式：CPU 的操作和外围设备的操作能够同步，而且硬件结构比较简单 （2） 程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了 CPU 的时间，但硬件结构相对复杂一些。（3） 直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限 制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。（4） 通道方式： 可以实现对外设的统一管理和外设与内存之间的数据传送， 大大提高了 CPU 的工作效率。（5） 外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一 般处理机。10．一个较完整的指令系统应包括哪些指令？ 答：一个较完整的指令系统应包括数据传送指令、算术运算指令、逻辑运算指令、程序控制 指令、输入输出指令、字符串指令、系统控制指令。11. 总线的一次信息传送过程大致分为那几个阶段？ 答：分为五个阶段：请求总线、总线仲裁、寻址（目的地址） 、信息传送、状态返回（或错 误报告） 。12. 集中式总线仲裁有哪几种方式？哪种方式速度最快？ 答：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。最后一种方式速度 最快。13 中断接口中有哪些标志触发器？功能是什么？ 答：解：中断接口中有四个标志触发器： （1） 准备就绪的标志（RD） ：一旦设备做好一次数据的接受或发送，便发出一个设备动 作完毕信号，使 RD 标志置“1” 。在中断方式中，该标志用作为中断源触发器，简称中断触 发器。（2） 允许中断触发器（EI） ：可以用程序指令来置位。EI 为“1”时，某设备可以向 CPU 发出中断请求；EI 为“0”时，不能向 CPU 发出中断请求，这意味着某中断源的中断请求被 禁止。设置 EI 标志的目的，就是通过软件来控制是否允许某设备发出中断请求。（3） 中断请求触发器（IR） ：它暂存中断请求线上由设备发出的中断请求信号。当 IR 标志为“1”时，表示设备发出了中断请求。（4） 中断屏蔽触发器（IM） ：是 CPU 是否受理中断或批准中断的标志。IM 标志为“0” 时，CPU 可以受理外界的中断请求，反之，IM 标志为“1”时，CPU 不受理外界的中断。14. 中断处理过程包括哪些操作步骤？ 答．解：中断处理过程如下： (1) 设备提出中断请求 (2) 当一条指令执行结束时 CPU 响应中断 (3) CPU 设置“中断屏蔽”标志，不再响应其它中断请求 (4) 保存程序断点（PC） (5) 硬件识别中断源（转移到中断服务子程序入口地址） (6) 用软件方法保存 CPU 现场
(7) 为设备服务 (8) 恢复 CPU 现场 (9) “中断屏蔽”标志复位，以便接收其它设备中断请求 (10)返回主程序
《》出自:链接地址：/show/6aBYUWXRXoTGStRI.html