如何基于fft/ifft进行数值拉普拉斯变换和快速傅里叶逆变换ifft？

来源：蜘蛛抓取(WebSpider) 时间：2016-12-20 09:06 标签： ifft变换
您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
基于FPGA的FFT／IFFT处理器的实现.pdf3页
本文档一共被下载：
次 ,本文档已强制全文免费阅读，若需下载请自行甄别文档质量。
文档加载中...广告还剩秒
需要金币：80 &&
基于FPGA的FFT／IFFT处理器的实现.pdf
你可能关注的文档：
··········
··········
电子工程 师 基于 FPGA 的 FFT／IFFT处理器 的实现 ImplementationofFFT／IFFTProcessorwithFPGA 浙江大学仪器系数字技术与仪器研究所
杭州 310027
孙 阳 余 锋 【摘 要】 提 出一种利用并行算法来实现 FFT 快速傅里叶变换 及其逆变换 IFFT 快 速傅里叶逆变换 的设计方法。该处理器可由用户动态配置成 64、256、1024点复数FFT或其 逆 变换 IFFT。 关键词 ：FPGA，FFT。IFFT 【Abstract1
The architecture ofa 64／256／1024 pointFFT／IFFT processor is proposed．The architecture can handle 64。256 and 1024一pointcomplex FFT／IFFT dynamically． Keywords：FPGA ，FFT ，IFFT 对于FFT，设序列
n 的长度为 N一4
1 引 言 数 ，则基 4频率抽取蝶形运算单元方程为 ： 高速实时数字信号处理对系统性能要求很高，因 X
此 ，几乎所有的通用 DSP都难 以实现这一要求。可编 月+ 2 × 4p一
程逻辑器件允许设计人员利用并行处理技术实现高速 + 3 × 4p…
信号处理算法 ，并且 只需单个器件就能实现期望的性 X
+ 4 卜 一 一 j
能 。在数据通信这样的应用中，常常需要进行高速、大 n+ 2 × 4一
规模的FFT及其逆变换 IFFT运算 。当通用的DSP无 j
法达到速度要求时，唯一的选择是增加处理器的数 目，
+ 2 × 4一 一
+ 3 或采用定制 门阵列产品。现在 ，随着微电子技术的发 + 2 × 4p一
一 + 3 × 4p一
展 ，采用现场可编程 门阵列
FPGA 进行数字信 号处 x
一 + j ”+ 4p一
理发展迅速。采用现场可编程器件不仅加速了产品上 n+ 2 × 4p一
市时间，还可满足现在和下一代便携式设计所需要的 j
成本 、性能、尺寸等方面的要求 ，并提供系统级支持。本 上面
正在加载中，请稍后...本帖子已过去太久远了，不再提供回复功能。

我要回帖

更多关于 ifft变换 的文章

 

随机推荐