Altera FPGA的基本结构_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Altera FPGA的基本结构
&&Altera FPGA的基本结构
阅读已结束，下载本文需要
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，同时保存到云知识，更方便管理
还剩4页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢Altera最新FPGA_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Altera最新FPGA
&&重庆大学通信工程学院通信工程及电子信息工程专业课件。---EDA课程。
阅读已结束，下载本文需要
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，同时保存到云知识，更方便管理
还剩7页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢后使用快捷导航没有帐号？
查看: 5849|回复: 9
【转】Altera SoC常见问题解答
在线时间3642 小时
威望5168分
芯币12449枚
E金币387枚
TA的帖子TA的资源
SOC常见问题解答 1.SOC FPGA中的ARM是软核还是硬核？ARM核的外设是软核还是硬核？ SOC FPGA 中的ARM核是硬核。所以简称HPS，Hardware Processor System
2.ARM处理器核是包含于FPGA逻辑单元内部的吗？ 如下图所示。刚开始接触SOC FPGA就可以认为，FPGA和ARM（HPS）处理器只是封装到同一个芯片中，JTAG接口、电源引脚和外设的接口引脚都是独立的。
1.jpg (84.47 KB, 下载次数: 1)
15:51 上传
3.ARM处理器和FPGA逻辑单元如何通信？ 如下图所示，上面蓝色区域是ARM处理器部分，下面是FPGA逻辑单元部分。ARM和FPGA是通过他们之间的几个桥进行通信的。
2.jpg (70.41 KB, 下载次数: 0)
15:51 上传
4.FPGA和FPGA之间的带宽是如何计算的？ Cyclone V SOC&&FPGA器件 H2F和F2H两个高速桥，每个桥128-bit位宽，128*2*200MHz=51200Mbps 1个FPGA到SDRAM桥，256bit位宽，256*200MHz=51200Mbps 不计算H2FLW桥的情况下，所有桥，单个方向的总带宽是&100Gbps Arria V SOC&&FPGA器件 H2F和F2H两个高速桥，每个桥128-bit位宽，128*2*250MHz=64000Mbps 1个FPGA到SDRAM桥，256bit位宽，256*250MHz=64000Mbps 不计算H2FLW桥的情况下，所有桥，单个方向的总带宽是&125Gbps
5.产品开发模式和传统FPGA、独立ARM处理器开发模式有什么不同？ 开发SOC FPGA芯片需要使用Altera的Qsys软件。在Qsys中要将ARM和FPGA之间的各个桥总线信号引入到FPGA侧。需要在Qsys图形化界面中 使能ARM侧的各个外设，并选择相应的管教；设置DDR颗粒的配置参数。后续经过简单操作就可以直接产生ARM的bootloader源代码。该特性为 ARM开发人员提供了非常大的便利。 之后的驱动开发和操作系统的配置，用户应用程序的开发过程和传统嵌入式开发过程类似。 注：Qsys软件已经包含与QuartusII中，不需要单独安装。
6.推荐的ARM仿真器？ 推荐使用USB Blaster。
7.推荐的ARM开发软件？ 推荐使用Altera版本的DS-5开发软件。
8.Altera版本的DS5有什么特点？ 支持使用USB Blaster ARM处理器 支持FPGA和ARM交叉触发联合调试 支持调试Linux内核和驱动模块 支持优化软件的profile特性，如下图所示
3.jpg (93.24 KB, 下载次数: 0)
15:51 上传
9.FPGA和ARM处理器加载模式，ARM支持几种加载源？ a. ARM先启动，由ARM加载FPGA运行loader代码进行加载。 b. FPGA逻辑先加载，ARM从FPGA运行loader代码进行加载。 c. ARM和FPGA独立加载。 ARM加载源可以选择：Nand Flash、SD卡flash、QSPI nor flash和FPGA。
10.ARM启动过程分为哪些阶段 典型的加载过程包括下图中boot rom、preloader、bootloader、OS、加载应用。
4.jpg (6.47 KB, 下载次数: 0)
15:51 上传
11.在DS5中如何新建工程 建议从DS5安装目录下直接导入示例工程，基于比较接近的工程进行修改。如果从头建立工程，并创建makefile、链接脚本和调试脚本的话，难度较大。
12.Altera SOC 支持网站 官方支持网站是： ，在中文FPGA设计网站上也提供了一些在线培训课程&&
13.开发SOC FPGA，Qsys是否必须的？ 是必须的，在Qsys中可以将ARM和FPGA之间的各个桥的接口引入到FPGA设计中。并且，可以通过Qsys图形化的界面配置ARM外设管脚复用，DDR控制器配置参数等。
14.ARM和FPGA之间的各个桥都是什么总线接口的？ 如下图所示，ARM和FPGA之间的桥都是AXI总线接口。
5.jpg (52.99 KB, 下载次数: 0)
15:51 上传
15.如何将FPGA侧Avalon接口的从设备接到ARM到FPGA桥上？ 如下图所示，在Qsys系统中，可以直接将Avalon总线的从设备直接挂接到AXI桥总线上。AXI和Avalon接口转换是由Qsys自动完成。
6.jpg (88.71 KB, 下载次数: 1)
15:51 上传
16.在ARM侧如何访问挂接到H2F bridge和H2F LW bridge的设备？ 在ARM侧需要使能H2F bridge和H2FLW bridge。之后，ARM通过桥访问FPGA侧的设备就像访问自己的内存一样的方便。
17.挂接到H2F bridge和H2F LW bridge上设备的地址空间是什么关系？ 在ARM侧给H2Fbridge分配的地址空间是从0Xc0000000开始的960MB；给H2FLW bridge分配的地址空间是从0Xff200000开始的2MB地址空间。
18.ARM和FPGA两侧时钟独立，他们之间通信是如何保证不丢失数据的 ARM和FPGA直接有双口buffer。当buffer满时，写端将会被挂起。
19.ARM侧不用的GPIO引脚是否可以借给FPGA逻辑单元用作GPIO？ARM侧的设备是否可以使用ARM侧不用的GPIO引脚？ 可以，需要在Qsys中设置。
20.编译Qsys和Quartus工程后，产生的交付文件（handoff文件夹下的）有什么作用？ 根据Qsys中的配置直接产生头文件源码文件和C源码文件，如：ARM侧设备管脚复用的宏定义，DDR控制器配置参数等，后续操作中可以直接基于这些交付文件产生preloader和uboot代码，整个过程不需要手工修改代码。
21.如何编译preloader和uboot代码？ 运行D：altera\13.1\embedded\Embedded_Command_Shell.bat脚本软件，输入bsp-editor后弹出图形界面，选择交付文件目录，如下preloadersettings directory:所示目录。在CommandShell中切换到BSP target directory目录。执行make all命令编译preloader，执行make uboot命令编译uboot。
22.只跑baremetal代码，至少需要什么代码 如下图所示，只跑裸跑代码的话，典型应用是需要preloader和bare metal应用代码。Boot rom中的代码是固化到芯片中的。
7.jpg (13.77 KB, 下载次数: 0)
15:52 上传
23.只跑像UCOS这样小的实时操作系统，至少需要什么代码？ 如下图所示，和裸跑类似，典型应用是需要preloader和ucos OS和应用代码。Boot rom中的代码是固化到芯片中的。
8.jpg (7.56 KB, 下载次数: 0)
15:51 上传
24.运行Linux操作系统，至少需要什么代码 如下图所示，只跑裸跑代码的话，典型应用是需要preloader、uboot、linuxOS和linux应用。Boot rom中的代码是固化到芯片中的。
9.jpg (5.77 KB, 下载次数: 0)
15:51 上传
25.如何获取Linux各个版本内核代码 下载linux版本树主干代码：gitclonegit://git.rocketboards.org/linux-socfpga.git 进入代码路径：cd u-boot-socfpga 查看本地分支：$ git branch 查看远程分支：$ git branch -r 获取Linux3.10代码：gitcheckout -t-b socfpga-3.10 origin/socfpga-3.10 获取Linux3.11代码：gitcheckout -t-b socfpga-3.11 origin/socfpga-3.11 获取Linux3.12代码：gitcheckout -t-b socfpga-3.12 origin/socfpga-3.12 获取Linux3.9代码：gitcheckout -t-b socfpga-3.9 origin/socfpga-3.9
生活就是油盐酱醋再加一点糖，快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人，踏实而务实，不沉溺幻想，不庸人自扰
在线时间58 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 44, 距离下一级还需 156 积分
一粒金砂（中级）, 积分 44, 距离下一级还需 156 积分
这个帖子好，顶顶~！
在线时间58 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 44, 距离下一级还需 156 积分
一粒金砂（中级）, 积分 44, 距离下一级还需 156 积分
楼主分享一下git 使用吧
在线时间118 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 106, 距离下一级还需 94 积分
一粒金砂（中级）, 积分 106, 距离下一级还需 94 积分
过来看看~~~~~~~~~~~~~~~~~~~~
在线时间1 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
来瞅瞅，非常不错
在线时间18 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 4, 距离下一级还需 1 积分
一粒金砂（初级）, 积分 4, 距离下一级还需 1 积分
ARM侧不用的GPIO引脚是否可以借给FPGA逻辑单元用作GPIO,需呀怎么设置？
在线时间218 小时
芯币1368枚
TA的帖子TA的资源
一粒金砂（高级）, 积分 214, 距离下一级还需 286 积分
一粒金砂（高级）, 积分 214, 距离下一级还需 286 积分
这资料不错，很实用
在线时间0 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
感谢分享，学习了
在线时间50 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 12, 距离下一级还需 188 积分
一粒金砂（中级）, 积分 12, 距离下一级还需 188 积分
：gitcheckout -t-b socfpga-3.12 origin/socfpga-3.12并不可以获取啊
在线时间13 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 12, 距离下一级还需 188 积分
一粒金砂（中级）, 积分 12, 距离下一级还需 188 积分
EEWORLD 官方微信
Powered byAltera FPGA 配置注意事项_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Altera FPGA 配置注意事项
阅读已结束，下载本文需要
想免费下载更多文档？
定制HR最喜欢的简历
你可能喜欢->【Altera FPGA小组】
从技术层面来讲，可编程逻辑领域是目前和未来半导体行业最活跃的领域之一，不再是单一地用于IC设计的原型验证，更多地用于提供集成的系统级解决方案。现代的FPGA不再仅仅是可编程逻辑，而是介于ASIC和FPGA之间的混合芯片，包含微处理器、收发器以及许多其它单元。所以对FPGA设计人员的要求也越来越高，已超出单一的逻辑设计范畴。因此，对于FPGA初学者来讲，需要明确个人的进阶路线，进而掌握快速开发的方法。下面给出的一些个人观点。
首先，熟悉一门硬件设计语言（VHDL或Verilog HDL），因为不管在哪种应用领域，HDL语言都是FPGA开发的基础。目前国内使用Verilog HDL语言的开发人员较多一些，因此推荐读者学习Verilog HDL。
其次，掌握FPGA厂商相关软件的使用方法。FPGA厂商提供的软件平台可以完成设计输入、综合、仿真、实现和下载，涵盖了FPGA开发的全过程，从中读者可以真切体会到FPGA开发全过程。对于嵌入式开发人员，还需要掌握EDK软件操作。当掌握软件的基本用法后，可以深入了解各工具组件，如综合工具、布局布线工具等的运行机制，以便更好地在设计中利用其特性。
第三，熟悉FPGA芯片，包括不同类型资源的性能特点和使用方法。此时，FPGA厂商所发布的文档是首要参考资料。一般，FPGA厂商针对每个系列的FPGA都提供了丰富而全面的文档，所以在开始任何一个系列的FPGA设计前，最好到FPGA厂商网站，将该系列FPGA的页面上将所有的文档都下载下来，然后有针对性的做参考。
第四，参考FPGA厂商推出的开发板以及相应的参考设计，这是向高级进阶最有价值的部分。FPGA厂商在网上针对每个系列的fpga都有文档说明，并都给出原理图。其开发板的文档说明非常详细，也很规范，有很大的参考价值。此外，在那些开发板里也有众多的外围接口电路，基本涵盖了常用的应用场合。参考外围电路芯片的数据手册，仔细体会设计的细节和应用方法。作为硬件工程师，阅读手册是一项基本技能。当然，在具备硬件平台的基础上，参考FPGA厂商网上的开发板是进阶路线中捷径的捷径。
第五，动手调通一块板子。有PCB设计能力的读者，可自行设计；否则可购买相应的开发板，将上面所有的硬件外设调通，并参照类似的开发板，独立完成FPGA厂商官方的参考设计。完成这一步，就步入高级设计的大门了。
&& 第六，由于FPGA芯片以及开发技术发展很快，因此不仅要在工作中累积经验，还应该关注该行业的新技术和新动向，只有这样才能始终站在高处。
&&& 整体看来，FPGA开发入门简单，进阶阶段不仅难度较大、所需知识面广，还是一个繁琐的工作。同时如果想从底层更深入的理解硬件设计，还需需要深厚的理论支持。因此FPGA开发是一条平坦但十分陡峭的路。