3D DRAM帮助延长DRAM存储器的使用寿命
21:29:36来源:
关键字：&&&&&&
是什么?为何需要这种技术?为了要延长这种内存的寿命，在短时间内必须要采用3D DRAM解决方案。什么是3D超级DRAM (Super-DRAM)?为何我们需要这种技术?以下请见笔者的解释。平面DRAM是内存单元数组与内存逻辑电路分占两侧，3D Super-DRAM则是将内存单元数组堆栈在内存逻辑电路的上方，因此裸晶尺寸会变得比较小，每片晶圆的裸晶产出量也会更多;这意味着3D Super-DRAM的成本可以低于平面DRAM。&&3D Super-DRAM与平面DRAM结构比较3D Super-DRAM重复使用了运用于平面DRAM的经证实生产流程与组件架构;当我们比较平面与3D两种DRAM，储存电容以及内存逻辑电路应该会是一样的，它们之间的唯一差别是单元晶体管。平面DRAM正常情况下会采用凹型晶体管(recessed transistor)，3D Super-DRAM则是利用垂直的环绕闸极晶体管(Surrounding Gate Transistor，SGT)&&3D Super-DRAM架构平面DRAM最重要也最艰难的挑战，是储存电容的高深宽比。如下图所示，储存电容的深宽比会随着组件制程微缩而呈倍数增加;换句话说，平面DRAM的制程微缩会越来越困难。根据我们的了解，DRAM制程微缩速度已经趋缓，制造成本也飙升，主要就是因为储存电容的微缩问题;这个问题该如何解决?&&平面DRAM储存电容深宽比会随制程微缩而增加平面DRAM的储存电容恐怕无法变化或是修改，但是如果使用内存单元3D堆栈技术，除了片晶圆的裸晶产出量可望增加四倍，也能因为可重复使用储存电容，而节省高达数十亿美元的新型储存电容研发成本与风险，并加快产品上市时程。垂直SGT与凹型晶体管有什么不同?两者都有利于源极(source)与汲极(drain)间距离的微缩，因此将泄漏电流最小化;但垂直SGT能从各种方向控制闸极，因此与凹型晶体管相较，在次临限漏电流(subthreshold)特性的表现上更好。&&垂直SGT与凹型晶体管特性比较众所周知，绝缘上覆硅(SOI)架构在高温下的接面漏电流只有十分之一;而垂直SGT的一个缺点，是没有逆向偏压(back-bias)特性可以利用。整体看来，垂直SGT与凹型晶体管都能有效将漏电流最小化。接着是位线寄生效应(parasiTIcs)的比较。平面DRAM的埋入式位线能减少储存电容与位线之间的寄生电容;垂直SGT在最小化寄生电容方面也非常有效，因为位线是在垂直SGT的底部。而因为垂直SGT与埋入式晶体管的位线都是采用金属线，位线的串联电阻能被最小化;总而言之，垂直SGT与凹型晶体管的性能与特征是几乎相同的。&&垂直SGT与凹型晶体管的寄生电容比较不过垂直SGT与凹型晶体管比起来简单得多，前者只需要两层光罩，节省了3~4层光罩步骤;举例来说，不用源极与汲极光照，也不需要凹型闸极光罩、字符线(word line)光罩，以及埋入式位线光罩。如果你有3D Super-DRAM制造成本高昂的印象，这是不正确的;3D Super-DRAM的制程与结构，还有组件的功能性与可靠度都已成功验证。&&垂直SGT需要的光罩层数较少下图是3D Super-DRAM与平面DRAM相较的各种优点摘要：&以上是关于半导体中-3D DRAM帮助延长DRAM的使用寿命的相关介绍，如果想要了解更多相关信息，请多多关注eeworld，eeworld电子工程将给大家提供更全、更详细、更新的资讯信息。
关键字：&&&&&&
编辑：李强
引用地址：
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有，本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播，或不应无偿使用，请及时通过电子邮件或电话通知我们，以迅速采取适当措施，避免给双方造成不必要的经济损失。
关注eeworld公众号快捷获取更多信息
关注eeworld服务号享受更多官方福利
热门关键词
大学堂最新课程
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
热门资源推荐
频道白皮书当前位置： >>
硅基应变MOSFET的研究和设计
西安电子科技大学 博士学位论文硅基应变ＭＯＳＦＥＴ的设计和研究作者：秦珊珊 导师：张鹤鸣教授 学科：微电子学与固体电子学中国?西安 ２０１１年６月
＼删嗍Ｒｅｓｅａｒｃｈ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ｓｉｌｉｃｏｎ ＢａｓｅｄＳｔｒａｉｎｅｄＭｏＳＦＥＴｓＡ ＤｉｓｓｅｒｔａｔｉｏｎＰｒｅｓｅｎｔｅｄ ｔｏ Ｘｉｄｉａｎ Ｕｎｉｖｅｒｓｉｔｙ?ｉｎ Ｃａｎｄｉｄａｃｙ ｆｏｒ ｔｈｅ Ｄｅｇｒｅｅ ｏｆ ＰｈｉｌｏｓｏｐｈｙＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｓｏｌｉｄ―Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ Ｑｉｎｂｙ ＳｈａｎｓｈａｎＸｉ’ａｎ，Ｐ．Ｒ．Ｃｈｉｎａ Ｊｕｎｅ，２０１１
西安电子科技大学 学位论文独创性（或创新性）声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在导 师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特，ＩＩＪ）Ｊｎ以标注 和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果； 也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材 料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明 并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。本人签名：西安电子科技大学 关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生 在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留 送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容， 可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合 学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 （保密的论文在解密后遵守此规定）本人签名：龇导师签名：二一一一．：Ｉ／。本学位论文属于保密，在一年解密后适用本授权书。日期２壁！业！∑日期２唑６：匹，。：．＞
摘要摘要ＳｉＣＭＯＳ技术以其低能耗、高集成度、高效率、高可靠性以及优良的噪声性能在集成电路中占据统治地位。对于深亚微米尺寸的器件，为了提高载流子迁移 率，需要采用新的材料代替Ｓｉ材料做为导电沟道，但是新材料也不可避免的带来 很多新的缺点和需要解决的问题，所以用成熟的Ｓｉ材料作为超大规模集成电路的 材料还是现阶段集成电路的第一选择。Ｓｉ基应变技术不仅提高了Ｓｉ基材料器件的 性能，更重要的是延长了价格高昂的工艺设备的使用年限，最大限度的节约了成 本。所以Ｓｉ基应变技术成为深亚微米Ｓｉ ＣＭＯＳ电路继续向高速、高性能发展的关 键技术。 本文从理论和实验两个方面开展了研究工作，主要内容分为三部分：Ｓｉ基应 变ＭＯＳＦＥＴ器件的物理模型和电学特性研究；Ｓｉ基应变ＭＯＳＦＥＴ器件的制备； 以及高ｋ栅介质应变ＭＯＳ器件的制备以及包括界面特性，电学特性的研究和分析。 具体的主要研究工作和成果如下： １．通过求解泊松方程建立了应变Ｓｉ ＮＭＯＳＦＥＴ和ＰＭＯＳＦＥＴ以及ＳＳＯＩ（Ｓｔｒａｉｎｅｄ．ＳｉｏｎＩｎｓｕｌａｔｏｒ）ＮＭＯＳＦＥＴ的阈值电压模型和亚阈电流模型，并用二维器件仿真工具ＩＳＥ对所建立的模型进行验证和分析，为应变Ｓｉ ＮＭＯＳＦＥＴ和ＰＭＯＳＦＥＴ以及ＳＳＯＩ ＮＭｏＳＦＥＴ的物理参数设计提供了理论依据。２．通过求解泊松方程建立应变Ｓｉ／应变ＳｉＧ“ＳｉＧｅ双沟道ＰＭＯＳＦＥＴ的表面沟 道和埋层沟道的阈值电压模型，以及保证埋层沟道先于表面沟道开启的条件。所 建模型通过了ＩＳＥ仿真工具的验证。并分析了各个物理结构参数对阈值电压的影 响。为应变Ｓｉ／应变ＳｉＧｅ／ＳｉＧｅ双沟道ＰＭＯＳＦＥＴ的物理参数设计提供了重要参考。 此模型还可以用于应变ＳｉＧｅ量子阱ＰＭＯＳＦＥＴ的结构设计。 ３．基于前面章节所建模型和讨论分析，对应变Ｓｉ ＮＭＯＳＦＥＴ和应变ＳｉＧｅ量 子阱ＰＭＯＳＦＥＴ进行了包括结构物理参数，版图，以及工艺的设计，并最终完成 了应变Ｓｉ ＮＭＯＳＦＥＴ和应变ＳｉＧｅ量子阱ＰＭＯＳＦＥＴ的制备和测试。测试结果显示， 与普通Ｓｉ ＭＯＳＦＥＴ相比，应变Ｓｉ ＮＭＯＳＦＥＴ的跨导提高了两倍，而应变ＳｉＧｅ量 子阱ＰＭＯＳＦＥＴ的跨导提高了一倍。 ４．分析了不同退火温度和电应力对ＨＩＤ２栅介质应变Ｓｉ和应变ＳｉＧｅ ＭＯＳ器件的特性的影响。实验结果表明，高温退火会降低Ｈ幻２应变Ｓｉ和Ｈｆ０２应变ＳｉＧｅＭＯＳ器件栅介质常数，并且随着退火温度的增加，其介电常数会不断减小，而栅 漏电流减小，同时氧化层电荷和陷阱大大减小。对比了同样栅氧层厚度的ＨＩＤ２应２硅基应变ＭＯＳＦＥＴ的设计和研究变Ｓｉ、Ｈｆ０２应变ＳｉＧｅ以及Ｈｆ０２ Ｓｉ ＭＯＳ器件的栅漏电流，受界面态密度和氧化层 势垒高度影响，Ｈｆ０２应变ＳｉＧｅ ＭＯＳ器件中的栅漏电流最大，ＨＩＤ２应变Ｓｉ ＭＯＳ 器件中的栅漏电流最小。还分析了电应力对ＨＩＤ２应变Ｓｉ和Ｈｆ０２应变ＳｉＧｅ ＭＯＳ 器件Ｉ―Ｖ特性的影响，发现负压应力对器件的Ｉ―Ｖ特性影响不大，而正压应力会使 得ＨＩＤ２应变Ｓｉ和ＨＩＤ２应变ＳｉＧｅ ＭＯＳ器件的栅漏电流减小。关键词：硅基应变ＭＯＳＦＥＴ阈值电压亚朗电流高ｋ栅介质栅漏电流ＡｂｓｔｒａｃｔＡｂｓｔｒａｃｔＳｉｌｉｃｏｎＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙｈａｓ ｂｅｅｎ ｔｒｅａｔｅｄ ａｓａｄｏｍｉｎａｎｔ ｒｏｌｅ ｉｎ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓｆｏｒ ｉｔｓ ｌｏｗ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ，ｈｉｇｈｉｎｔｅｇｒａｔｉｏｎ ｌｅｖｅｌｓ，ｇｏｏｄ ｎｏｉｓｅ ｉｍｍｕｎｉｔｙ，ｈｉｇｈｃｏｓｔ―ｅｆｆｅｃｔｉｖｅｎｅｓｓ ａｎｄ ｒｅｌｉａｂｉｌｉｔｙ．ＨｏｗｅｖｅＬ ｔｈｅ ｌｏｗ ｍｏｂｉｌｉｔｙｓ ｏｆ ｅｌｅｃｔｒｏｎｓｉｌｉｃｏｎ ｌｉｍｉｔ ｉｔｓ ａｐｐｌｉｃａｔｉｏｎ ｉｎ ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ｔｈａｔａｎｄｈｏｌｅ ｉｎａｐｐｌｉｃａｔｉｏｎ．Ａｌｔｅｒｎａｔｉｖｅｎｅｅｄｅｄ ｔｏｃｈａｎｎｅｌ ｍａｔｅｒｉａｌｓＣａｎｏｆｆｅｒ ｈｉｇｈｅｒ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙａｒｅｉｍｐｒｏｖｅ ｔｈｅ ｃａｒｄｅｒ ｔｒａｎｓｐｏｒｔｎｏｔ ｏｎｌｙ ｐｒｏｖｉｄｅｐｒｏｐｅｒｔｉｅｓ ｆｏｒ ｆｕｔｕｒｅＭＯＳＦＥＴ．Ｕｎｆｏｒｔｕｎａｔｅｌｙ，ｔｈｅ ｎｅｗ ｍａｔｅｒｉａｌ ｗｉｌｌｈｉｇｈｅｒ ｍｏｂｉｌｉｔｙ ｔｏ ｉｍｐｒｏｖｅ ｔｈｅｐｅｒｆｏｒｍａｎｃｅｏｆ ｔｈｅ ｄｅｖｉｃｅ ｂｕｔ ａｌｓｏ ｂｒｉｎｇ ｍａｎｙ ｎｅｗｐｒｏｂｌｅｍｓ ｔｈａｔ ｓｈｏｕｌｄ ｂｅ ｃｏｎｑｕｅｒｅｄ．Ｔｈｅｒｅｆｏｒｅ，ｓｔｒａｉｎｅｄ Ｓｉ ｗａｓ ｉｎｔｒｏｄｕｃｅｄ ｉｎｔｏ ＳｉｌｉｃｏｎＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ，ｗｈｉｃｈｓｉｇｎｉｆｉｃａｎｔｌｙ ｉｍｐｒｏｖｅｓｔｈｅ ｄｅｖｉｃｅｐｅｒｆｏｒｍａｎｃｅ ｗｉｔｈｏｕｔｋｅｙｃｈａｎｇｉｎｇＳｉｌｉｃｏｎｔｈｅ ｃｈａｎｎｅｌ ｍａｔｅｒｉａｌ．Ｔｈｅ ｓｔｒａｉｎｅｄ Ｓｉ ｈａｓ ｎｏｗｓｕｒｅｂｅｃｏｍｅ ｔｈｅｔｅｃｈｎｏｌｏｇｙｆｏｒＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ，ｉｔ ｍａｋｅｓＣＭＯＳｔｅｃｈｎｏｌｏｇｙ Ｃａｎｃｏｍｅ ｉｎｔｏ ｓｕｂ一９０ｎｍ，ａｎｄ ｄｅｖｅｌｏｐ ｗｉｔｈ １１ｉｇｈｓｐｅｅｄ／ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ．Ｉｎ ｔｈｉｓ ｐａｐｅＬ ｒｅｓｅａｒｃｈ ｉＳ ｃａｒｒｉｅｄ ｏｕｔ ｉｎ ｂｏｔｈ ｔｈｅｏｒｅｔｉｃａｌ ａｎｄ ｅｘｐｅｒｉｍｅｎｔａｌｗｏｒｋ．ｎｅｍａｉｎｃｏｎｔｅｎｔ ｃａｎ ｂｅｓｅｐａｒａｔｅｄ ｉｎｔｏ ｔｈｒｅｅ ｐａｒｔｓ：Ｆｉｒｓｔ，ｔｈｅ ｍｏｄｅｌｓ ｆｏｒ ｓｔｒａｉｎｅｄ ＳｉＧｅ ａｎｄｓｔｒａｉｎｅｄ Ｓｉ ｍａｔｅｒｉａｌ ｐｈｙｓｉｃａｌ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ａｎｄ Ｓｉ―ｂａｓｅｄ Ｓｔｒａｉｎ ＭＯＳＦＥＴ ｔｈｒｅｓｈｏｌｄｐｒｏｐｅｒｔｉｅｓａｒｅｅｓｔａｂｌｉｓｈｅｄ．Ｓｅｃｏｎｄ，ｔｈｅ Ｓｉ―ｂａｓｅｄ Ｓｔｒａｉｎ ＭＯＳＦＥＴｓ ａｒｅ ｄｅｓｉｇｎｅｄ ａｎｄｍｐｅｄ ｏｕｔ．Ｆｉｎａｌｌｙ，ｅｌｅｃｔｒｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｉｎ ｄｅｖｉｃｅｓａｒｅｈｉｇｈｋ ｄｉｅｌｅｃｔｒｉｃｓ ｇａｔｅ Ｓｉ－ｂａｓｅｄ ＳｔｒａｉｎＭＯＳｓｔｕｄｙ ａｎｄａｎａｌｙｓｅｄ．１１１ｅｍａｉｎ ｒｅｓｅａｒｃｈ ｗｏｒｋ ａｎｄ ｔｈｅ ｒｅｓｕｌｔｓ ａｒｅ ｌｉｓｔｅｄ ａｓｆｏｌｌｏｗｓ：１．Ａｎａｌｙｔｉｃａｌ ｍｏｄｅｌｓ ｆｏｒ ｔｈｅ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ Ｓｉａｎｄｓｕｂｔｈｒｅｓｈｏｌｄ ｃｕｒｒｅｎｔ ｏｆ ｓｔｒａｉｎｅｄ ｄｅｖｅｌｏｐｅｄ ｂｙＮＭＯＳＦＥＴ ａｎｄ ｆｕｌｌｙｄｅｐｌｅｔｅｄｓｔｒａｉｎｅｄ?－ＳＯＩ（ＦＤ?－ＳＳＯＩ）ＮＭＯＳＦＥＴ ａｒｅｓｏｌｖｉｎｇ ｔｈｅｔｗｏ―ｄｉｍｅｎｓｉｏｎａｌ（２Ｄ）Ｐｏｉｓｓｏｎ ｅｑｕａｔｉｏｎ ａｎｄ ｔｈｅｃｏｎｖｅｎｔｉｏｎａｉ ｄｒｉｆｔ―ｄｉｆｆｕｓｉｏｎｔｈｅｏｒｙ．Ｍｏｄｅｌｖｅｒｉｆｉｃａｔｉｏｎ ｉｓ ｃａｒｒｉｅｄ ｏｕｔ ｕｓｉｎｇ ｔｈｅ ２Ｄ ｄｅｖｉｃｅ ｓｉｍｕｌａｔｏｒ ＩＳＥ．Ｇｏｏｄａｇｒｅｅｍｅｎｔ ｉｓ ｏｂｔａｉｎｅｄｂｅｔｗｅｅｎｔｈｅ ｍｏｄｅｌ’Ｓ ｃａｌｃｕｌａｔｉｏｎｓ ｏｆｃｕｒｒｅｎｔｏｎａｎｄ ｔｈｅｓｉｍｕｌａｔｅｄ ｒｅｓｕｌｔｓ．ＢＹＳｉ ｌａｙｅｒ ｓｔｒａｉｎ，ａｎａｌｙｚｉｎｇｔｈｅ ｍｏｄｅｌｓ，ｔｈｅ ｄｅｐｅｎｄｅｎｃｅｔｈｅ ｓｔｒａｉｎｅｄｔｈｉｃｋｎｅｓｓ ａｎｄ ｄｏｐｉｎｇ ａｒｅ ｓｔｕｄｉｅｄ．Ｔｈｅｓｅ ｍｏｄｅｌｓ ｐｒｏｖｉｄｅ ｖａｌｕａｂｌｅ ｒｅｆｅｒｅｎｃｅ ｔｏ ｔｈｅ ｓｔｒａｉｎｅｄ ＳｉＮＭＯＳＦＥＴ ａｎｄＦＤ－ＳＳＯＩＮＭＯＳＦＥＴｄｅｓｉｇｎ．ａｃｒｏｓｓ２．Ｂｙ ａｎａｌｙｚｉｎｇｖｅｒｔｉｃａｌ ｅｌｅｃｔｒｉｃ ｐｏｔｅｎｔｉａｌ ｄｉｓｔｒｉｂｕｔｉｏｎｔｈｅ ｄｕａｌ―ｃｈａｎｎｅｌｓｔｒａｉｎｅｄ ＳＦｓｔｒａｉｎｅｄ ＳｉＧｅ／ｒｅｌａｘｄ ＳｉＧｅ ＰＭＯＳＦＥＴ，ａｎａｌｙｔｉｃａｌ ｅｘｐｒｅｓｓｉｏｎｓ ｏｆ ｔｈｅ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅｓ ｆｏｒ ｂｕｒｉｅｄ ｃｈａｎｎｅｌａｎｄ ｓｕｒｆａｃｅｃｈａｎｎｅｌ ａｒｅ ｐｒｅｓｅｎｔｅｄ．Ａｎｄ ｔｈｅ ｍａｘｉｍｕｍａｌｌｏｗｅｄ ｔｈｉｃｋｎｅｓｓ ｏｆ Ｓ－Ｓｉ ｉｓ ｇｉｖｅｎ，ｗｈｉｃｈＣａｎ ｅｎｓｕｒｅｔｈａｔ ｔｈｅ ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ ａｐｐｅａｒｓ２硅基应变ＭＯＳＦＥＴ的设计和研究ｅａｒｌｉｅｒ ｉｎ ｔｈｅ ｂｕｒｉｅｄｃｈａｎｎｅｌ（ｃｏｍｐｒｅｓｓｉｖｅｓｔｒａｉｎｅｄＳｉＧｅ）ｔｈａｎｉｎ ｔｈｅ ｓｕｒｆａｃｅ ｃｈａｎｎｅｌ（ｔｅｎｓｉｌｅｓｔｒａｉｎｅｄＳｉ），ｂｅｃａｕｓｅｔｈｅ ｈｏｌｅ ｍｏｂｉｌｉｔｙ ｉｎ ｔｈｅ ｂｕｒｉｅｄ ｃｈａｎｎｅｌ ｉｓ ｈｉｇｈｅｒａｔｈａｎｔｈａｔｉｎ ｔｈｅ ｓｕｒｆａｃｅ ｃｈａｎｎｅｌ．Ｔｈｕｓ ｔｈｅｙ ｏｆｆｅｒ ｄｅｖｉｃｅｇｏｏｄ ａｃｃｕｒａｃｙａｓｃｏｍｐａｒｅｄ ｗｉｔｈ ｔｈｅ ｒｅｓｕｌｔｓ ｏｆｓｉｍｕｌａｔｏｒＩＳＥ．Ｗｉｔｈｔｈｉｓｍｏｄｅｌ，ｔｈｅ ｖａｒｉａｔｉｏｎｓ ｏｆ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ ａｎｄｍａｘｉｍｕｍ ａｌｌｏｗｅｄ ｔｈｉｃｋｎｅｓｓ ｏｆ ｓｔｒａｉｎｅｄ Ｓｉ ｗｉｔｈ ｄｅｓｉｇｎ ｐａｒａｍｅｔｅｒｓｓｕｃｈ ａｓ Ｇｅ ｆｒａｃｔｉｏｎ，ｌａｙｅｒＣａｎｂｅ ｐｒｅｄｉｃｔｅｄ，ｔｈｉｃｋｎｅｓｓ，ａｎｄｄｏｐｉｎｇ ｃｏｎｃｅｎｔｒａｔｉｏｎ．Ｔｈｅｓｅ ｍｏｄｅｌｓＣａｎｓｅｒｖｅａｓ ｕｓｅｆｕｌ ｔｏｏｌｓ ｆｏｒ ｓｔｒａｉｎｅｄ Ｓｉ／ｓｔｒａｉｎｅｄ ＳｉＧｅ／ｒｅｌａｘｄ ＳｉＧｅ ＰＭＯＳＦＥＴ ａｎｄ ｓｔｒａｉｎｅｄ ＳｉＧｅＰＭＯＳＦＥＴ、析ｔｈ ｑｕａｎｔｕｍ ｗｅｌｌ３．Ｂａｓｉｎｇｐｈｙｓｉｃａｌｏｎｃｈａｎｎｅｌ ｄｅｓｉｇｎｓ．ｔｈｅ ｍｏｄｅｌｓ ｅｓｔａｂｌｉｓｈｅｄ ｉｎ ｔｈｅ ｐｒｅｖｉｏｕｓｓｅｃｔｉｏｎ，ｄｅｓｉｇｎｏｆ ｓｔｒｕｃｔｕｒｅ ＳｉＧｅｐａｒａｍｅｔｅｒｓ，ｌａｙｏｕｔ，ａｎｄ ｐｒｏｃｅｓｓｆｏｒｓｔｒａｉｎｅｄ ＳｉＮＭＯＳＦＥＴ ａｎｄ ｓｔｒａｉｎｅｄＰＭＯＳＦＥＴ ｗｉｔｈ ｑｕａｎｔｕｍ ｗｅｌｌｃｈａｎｎｅｌ ａｒｅ ｃａｒｒｉｅｄ ｏｕｔ．Ｔｈｅ ｔｅｓｔｓ ｏｆ ｔｈｅ ｄｅｖｉｃｅｓ ｔａｐｅｄ ｏｕｔｓｈｏｗ ｔｈａｔ Ｓｉ－ｂａｓｅｄ Ｓｔｒａｉｎ ＭＯＳＦＥＴ ｈａｓ ｍｏｒｅ ｉｍｐｒｏｖｅｍｅｎｔｔｈａｎｃｏｎｖｅｎｔｉｏｎａｌ ＳｉＭＯＳＦＥｌ’ｓ．４．Ｔｈｅ ｅｆｆｅｃｔｓ ｏｆ ｄｉｆｆｅｒｅｎｔ ａｎｎｅａｌｅｄ ｔｅｍｐｅｒａｔｕｒｅｓ ＳｉｏｎＨＩＤＥｇａｔｅ ｄｉｅｌｅｃｔｒｉｃｓ ｓｔｒａｉｎｅｄＭＯＳａｎｄＨＩＤＥｇａｔｅ ｄｉｅｌｅｃｔｒｉｃｓ ｓｔｒａｉｎｅｄ ＳｉＧｅＭＯＳ ａｒｅａｎａｌｙｚｅｄ．Ｔｈｅｅｘｐｅｒｉｍｅｎｔｓｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ，ｔｈｅｈｉｇｈｅｒａｎｎｅａｌｅｄ ｔｅｍｐｅｒａｔｕｒｅ ｉｓ，ｔｈｅ ｌｏｗｅｒ ｔｈｅ ｄｉｅｌｅｃｔｒｉｃｃｏｎｓｔａｎｔｗｉｌｌｂｅ，ａｎｄｔｈｅ ｇａｔｅ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ，ｏｘｉｄｅ ｃｈａｒｇｅａｎｄｔｒａｐ ｗｉｌｌ ｒｅｄｕｃｅ ｔｏｏ．ＣｏｍｐａｒｅｄＨＩＤＥＳｉ－ｂａｓｅｄ ｓｔｒａｉｎｅｄＭＯＳｔｏＨＩＤＥ Ｓｉ ＭＯＳ，ｉｔ ｉｓ ｆｏｕｎｄ ｔｈａｔ ｔｈｅ ｇａｔｅｌｅａｋａｇｅｃｕｒｒｅｎｔｉｎ Ｈｆ０２ ｓｔｒａｉｎｅｄ ＳｉＭＯＳｉＳ ｔｈｅｓｍａｌｌｅｓｔ，ａｎｄｔｈｅｏｎｅｉｎＨＩＤ２ｓ仃ａｉｎｅｄ ＳｉＧｅＭＯＳｉｓ ｔｈｅｈｉｇｈｅｓｔ，ｗｈｉｃｈ ｉｓ ｔｈｅ ｅｆｆｅｃｔ ｏｆ ｉｎｔｅｒｆａｃｉａｌａｎｄｔｈｅ ｂａｒｒｉｅｒ ａｔ ｔｈｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｉｎｔｅｒｆａｃｅ．ＴｈｅＳＩＬＣｏｎＨｆ０２ ｓｔｒａｉｎｅｄ ＳｉＭＯＳ ａｎｄＨＩＤＥｓｔｒａｉｎｅｄ ＳｉＧｅＭＯＳ ｉＳｏｎａｌｓｏｓｔｕｄｉｅｄ．Ｉｔ ｉｓ ｆｏｕｎｄｔｈａｔ ｔｈｅ ｎｅｇａｔｉｖｅ ｖｏｌｔａｇｅｓｔｒｅｓｓｈａｓ ｌｉｔｔｌｅ ｅｆｆｅｃｔｔｈｅ Ｉ―Ｖｔｈｅ ｇａｔｅｃｈａｒａｃｔｅｒｉｓｔｉｃ ｏｆ ｔｈｅ ｄｅｖｉｃｅｓ，ｂｕｔ ｔｈｅ ｐｏｓｉｔｉｖｅ ｖｏｌｔａｇｅ ｓｔｒｅｓｓ ｗｉｌｌｄｅｃｒｅａｓｅ ＭＯＳ．ｌｅａｋａｇｅｃｕｒｒｅｎｔ ｉｎｂｏｔｈ ｏｆ Ｈｆ０２ ｓｔｒａｉｎｅｄ Ｓｉ ＭＯＳａｎｄＨｆ０２ ｓｔｒａｉｎｅｄ ＳｉＧｅＫｅｙｗｏｒｄｓ：ｃｕｒｒｅｎｔＳｉｌｉｃｏｎ－ｂａｓｅｄ ｓｔｒａｉｎｅｄＭＯＳＦＥＴｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅｓｕｂｔｈｒｅｓｈｏｌｄｈｉｇｈ ｋ ｄｉｅｌｅｃｔｒｉｃｓｇａｔｅ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ目录目录摘要……………………………………………………………………………………………………………．ｉＡｂｓｔｒａｃｔ．．．．．…．………．．…．…．．．．．．．．……．…．．．．…．…．．．…．……．．…．…．…．…．…．……．．．．……．…．．……．．．…ｉｉ第一章绪论……………………………………………………………………………１１．１ＣＭＯＳ集成电路的发展及存在的问题………………………………………．１１．２应变技术国内外发展情况……………………………………………………．２ １．３本论文研究的目的和意义……………………………………………………１０ １．４本文的主要研究工作…………………………………………………………１１ １．５本章小节………………………………………………………………………１３ 第二章应变Ｓｉ／ＳｉＧｅ的物理特性的研究…………………………………………．．１５ ２．１应变Ｓｉ和应变ＳｉＧｅ的形成及特点…………………………………………１５ ２．２应变Ｓｉ的物理特性…………………………………………………………１６ ２．２．１应变Ｓｉ能带结构………………………………………………………．１ ６ ２．２．２应变Ｓｉ本征载流子浓度和有效态密度………………………………１７ ２．２．３应变Ｓｉ载流子迁移率模型……………………………………………ｌ ８２．３应变ＳｉＧｅ物理特性…………………………………………………………２２ ２．３．１应变ＳｉＧｅ能带结构……………………………………………………２２ ２．３．２应变ＳｉＧｅ本征载流子浓度和有效态密度……………………………２５ ２．３．３应变ＳｉＧｅ载流子迁移率模型…………………………………………２６２．４本章小结……………………………………………………………………。２８ 第三章应变Ｓｉ ＭＯＳＦＥＴ阈值电压与亚阈电流模型研究…………………………．２９ ３．１应变Ｓｉ ＮＭＯＳＦＥＴ阈值电压与亚阈电流模型………………………………２９ ３．１．１器件结构………………………………………………………………．２９ ３．１．２二维表面势模型………………………………………………………．３０ ３．１．３阈值电压模型…………………………………………………………．３２ ３．１．４亚阈电流模型…………………………………………………………．３３ ３．２应变Ｓｉ ＰＭＯＳＦＥＴ阈值电压模型……………………………………………３４ ３．２．１器件结构………………………………………………………………．．３４ ３．２．２阈值电压模型…………………………………………………………～３５ ３．３全耗尽应变ＳＯＩ ＮＭＯＳＦＥＴ阈值电压与亚阈电流模型……………………３６２硅摹应变ＭＯＳＦＥＴ的设计和研究３．３．１器件结构………………………………………………………………．．３７ ３．３．２二维表面势模型………………………………………………………．３８ ３．３．３阈值电压模型…………………………………………………………．．４０ ３．３．４亚阈电流模型…………………………………………………………．４０ ３．４器件主要结构参数的优化……………………………………………………４１ ３．４．１应变Ｓｉ ＮＭＯＳＦＥＴ主要结构参数对阈值电压和亚阈特性的影响…４１ ３．４．２应变Ｓｉ ＰＭｏＳＦＥＴ主要结构参数对阈值电压的影响………………４４ ３．４．３全耗尽应变Ｓ０１ ＮＭＯＳＦＥＴ主要结构参数对阈值电压和亚阈特性的 影响……………………………………………………………………………………………………．４７ ３．５本章小结………………………………………………………………………４９ 第四章应变ＳｉＧｅ ＰＭＯＳＦＥＴ阈值电压模型研究…………………………………。５ｌ ４．１应变ＳｉＧｅ ＰＭＯＳＦＥＴ阈值电压模型…………………………………………５１ ４．１．１器件结构…………………………………………………………………５１ ４．１．２各层电势分布…………………………………………………………．５２ ４．１．３阈值电压模型…………………………………………………………．５６ ４．２器件主要结构参数的优化……………………………………………………５７ ４．２．１应变ＳｉＧｅ ＰＭＯＳＦＥＴ主要结构参数对阈值电压的影响……………５７ ４．２．２应变ＳｉＧｅ ＰＭＯＳＦＥＴ主要结构参数对电流特性的影响……………６０ ４．３本章小节………………………………………………………………………６３ 第五章硅基应变ＭＯＳＦＥＴ的设计和制备…………………………………………．６５ ５．１硅基应变ＭＯＳＦＥＴ的设计…………………………………………………．６５ ５．１．１结构参数设计…………………………………………………………．．６５ ５．１．２器件版图设计…………………………………………………………．．６６ ５．２硅基应变ＭＯＳＦＥＴ工艺设计………………………………………………．６６ ５．２．１低温硅工艺……………………………………………………………．６７ ５．２．２弛豫ＳｉＧｅ缓冲层技术…………………………………………………６８ ５．２．３二氧化硅淀积工艺……………………………………………………．６８５．２．４ＭＯＳＦＥＴ工艺流程……………………………………………………６９５．２．５器件制作工艺设计……………………………………………………．６９ ５．３硅基应变ＭＯＳＦＥＴ的制备和测试分析……………………………………．７ｌ ５．３．１应变Ｓｉ ＮＭＯＳＦＥＴ的制备和测试……………………………………７３ ５．３．２应变ＳｉＧｅ量子阱ＰＭＯＳＦＥＴ的制备和测试…………………………７５ ５．４本章小节………………………………………………………………………７７ 第六章ＨＩＤ２应变Ｓｉ／ＳｉＧｅ ＭＯＳＦＥＴ的关键技术研究……………………………．．７９６．１ＨＩＤ２应变Ｓｉ ＭＯＳ器件的特性研究…………………………………＿…．．７９日录３６．１．１样品制备……………………………………………………………………………………一７９ ６．１．２不同温度下的退火对Ｈｆ０２应变Ｓｉ ＭＯＳ器件特性的影响…………．８０６．１．３ＳＩＬＣ对ＨＩＤ２应变Ｓｉ ＭＯＳ器件Ｉ―Ｖ特性的影响……………………８５６．２Ｈｆ０２应变ＳｉＧｅ ＭＯＳ器件的特性研究……………………………………８７ ６．２．１样品制备……………………………………………………………………………………．．８７ ６．２．２不同温度下的退火对Ｈｆ０２应变ＳｉＧｅ ＭＯＳ器件特性的影响………．８７６．２．３ＳＩＬＣ对Ｈｆ０２应变ＳｉＧｅ ＭＯＳ器件的Ｉ―Ｖ特性的影响………………９０６．３本章小节………………………………………………………………………９ｌ 第七章结论…………………………………………………………………………．９３ 致ｊ射………………………………………………………………………………………………………………．９５ 参考文献………………………………………………………………………………．．９７ 攻博期间的研究成果…………………………………………………………………．１ｌ ５
第一章绪论第一章绪论集成电路技术是现代信息产业的基础，其电路规模的不断增加，性价比不断 提高，带动信息产业的各个领域发生了革命性的变化。在过去的近半个世纪中， 微电子技术，无论是发展速度，还是对人类社会生产和生活的影响，在科学技术 史上都是空前的，是其他任何传统产业所无法比拟的。其中微电子技术中的ＣＭＯＳ 是构成超大规模集成电路的基础。１．１ＣＭＯＳ集成电路的发展及存在的问题１９６５年４月１９日，Ｉｎｔｅｌ公司的创始人之一Ｇｏｒｄｅｎ Ｅ．Ｍｏｏｒｅ在Ｅｌｅｃｔｒｏｎｉｃｓ Ｍａｇａｚｉｎｅ上发表了其日后影响世界的经典言论。他指出，工艺的改进使得每年给 定面积的芯片上晶体管的数目增加一倍（１９７５年，由于芯片复杂度的迅速增加， Ｍｏｏｒｅ将上述增长速度更改为每两年增加一倍Ⅲ），而且器件的工作速度同时增加。 Ｍｏｏｒｅ同样预测到，在器件数目增加，工艺改进的同时，生产成本将会大幅度减小。图１．１为Ｇｏｒｄｅｎ Ｍｏｏｒｅ的原始预测图。“Ｍｏｏｒｅ定律”提出后的快半个世纪的时间里，集成电路的发展一直沿着这条调律向前迈进。 摩尔定律问世以来，人们惊奇的看到半导体芯片制造工艺水平以一种令人目 眩的速度提高。根据国际半导体产业技术发展蓝图（ＩＴＲＳ）今年版的预测【２】，２０１３ 年，集成电路加工工艺达到３２ｎｍ水平，２０１５年将达到２１ｎｍ的水平。那么集成电 路这种令人难以置信的发展速度会继续沿着“Ｍｏｏｒｅ定律”发展下去吗？ 事实上，近些年来集成电路的发展速度已经减缓，与“Ｍｏｏｒｅ定律”已经产生了 偏离。其原因主要在于，随着器件进入深亚微米尺寸，Ｓｉ材料本身以及传统的Ｓｉ 工艺制程都要面临诸多的挑战。如表１．１所示，特征尺寸缩小和栅介质厚度的减小 而带来的一些寄生效应，像漏电流增大，短沟道效应严重，热载流子效应以及迁 移率退化等等【２，３】。为了解决这些问题，人们开始探索一些新的材料，新的工艺以 及新的器件类型，像应变Ｓｉ技术，ＳＯＩ，高ｋ栅介质，金属栅，Ｃｕ／低ｋ介质互联， ＦｉｎＦＥＴ等等，其中应变Ｓｉ技术以及应变Ｓｉ技术与ＳＯＩ或高Ｋ栅介质等技术的结 合都得到了最广泛的应用【２以引。２硅基应变ＭＯＳＦＥＴ的设计和研究表１．１改进器件性能的方法【１６１改进的目标●影响的器件参数方法 １．双栅结构 ２．降低工作温度 １．应变硅技术 ２．高迁移率及饱和速率材料（如：电荷密度●Ｓ（亚阈斜率）固定Ｉｏ仃下的Ｑｉｎ，●迁移率Ｇｅ，ＩｎＧａＡｓ，ＩｎＰ）载流子输运●载流子速率●３．减少迁移率退化的因素（如：降 弹道输运 引起的库伦散射） ４．缩短沟道长度 ５．降低工作温度１．提升的源漏结 寄生电阻●Ｒ嘣低横向电场、声子散射及掺杂所２．低势垒肖特基接触?寄生电容●ＣｊｎＣＧＤ，ＣＧＳ，ＣＧＢ１．ＳＯｌ技术２．双栅结构１．通过改进器件结构（如：双栅结 构，超薄体ＳＯＩ技术）及采用相关 技术吸收漏端电场来保持良好的●确保器件的沟道长度更短?特征尺寸（入） 沟道长度（Ｌｇ）沟道控制能力 ２．陡变掺杂分布，ｈａｌｏ／ｐｏｃｋｅｔ技术 ３．提高栅氧电容（薄栅氧，金属电 极）来增强栅对沟道势垒的控制能力１．２应变技术国内外发展情况对于深亚微米尺寸的器件，为了提高载流子迁移率，可以采用新的材料代替 Ｓｉ材料做为导电沟道，但是新材料也不可避免的带来很多新的缺点和需要解决的 问题【１７】，所以成熟的Ｓｉ材料还是首选的超大规模集成电路的材料。随着应变技术 的提出，不仅提高了Ｓｉ材料器件的性能，更重要的是延长了价格高昂的工艺制造 设备的使用年限，最大限度的节约了成本。因此应变Ｓｉ技术得到了广泛而深入的 研究。第一章绪论利用应变硅技术提高载流子的迁移率，从而改善器件性能，这一理论在上世 纪五十年代就得到了共识。美国贝尔实验室在应变硅领域进行了最早最深入的研 究【６，１８。２１１。 １．２．１应变技术在国外的主要发展历程Ｓｉ基应变技术的研究发展大致分为四个阶段【２２之８】： ｌ、二十世纪八十年代，集中于ＳｉＧｅ／Ｓｉ异质结生长和能带结构等理论基础研 究，当时实验制作的异质结的缺陷密度高达１０８．１０１０ ｃｍ。２，严重影响了器件的性能。 ２、二十世纪九十年代初期，出现了弛豫ＳｉＧｅ缓冲层技术，使得在弛豫ＳｉＧｅ 上外延的Ｓｉ材料缺陷密度降低到１０６１０８ｃｍ．２，对应变Ｓｉ、ＳｉＧｅ和Ｇｅ沟道ＭＯＳＦＥＴ（包括Ｓｃｈｏｔｔｙ和Ｓｉ０２栅）进行了初步探索。 ３、二十世纪九十年代后期，集中于各种应变Ｓｉ、ＳｉＧｅ和Ｇｅ沟道ＭＯＳＦＥＴ 的研究，提高ＭＯＳＦＥＴ器件的性能。表面应变Ｓｉ ＮＭＯＳＦＥＴ的性能比体Ｓｉ ＮＭｏＳＦＥＴ性能提高４５％。 ４、二十一世纪初期，重点开展了Ｓｉ基应变技术研究。Ｉｎｔｅｌ、ＩＢＭ等国际半导 体公司先后研发了基于ＳｉＧｅ ＨＢＴ的ＢｉＣＭＯＳ集成电路和应变Ｓｉ ＣＭＯＳ集成电路， 使Ｓｉ基应变技术进入实用化阶段。 １．２．２应力引入方法应变技术在国外的主要发展历程也是应力引入的方法的发展历程。目前主要 有四大类方法能够使硅产生应变［２９１：全局（双轴）应变、工艺致应变、后工艺致 应变和机械应变。 １．全局（双轴）应变 应变弛豫缓冲层结构（ｓｔｒａｉｎｅｄｒｅｌａｘｅｄｂｕｆｆｅｒ，ＳＲＢ）、绝缘层上锗硅（ＳｉＧｅｏｎｉｎｓｕｌａｔｏｒ，ＳＧＯＩ）和绝缘层上应变硅（ｓｔｒａｉｎｅｄ―Ｓｉ―ｏｎ ｉｎｓｕｌａｔｏｒ，ＳＳｏＩ）技术等都属 于全局应变的制备方法【５－７，９，１ ０‘２４，２８，３０－４６１。在８０年代，应变硅技术――薄硅生长在弛豫的锗硅衬底上（全局应变，双轴应变），开始被用来改进ＣＭＯＳ器件性能。硅层生长在ＳｉＧｅ层的上部，由于薄硅 层的晶格常数比ＳｉＧｅ的要小，硅层中原子要按ＳｉＧｅ层的原子排列来进行，因此 Ｓｉ原子间隔稍微被拉长一些，以和ＳｉＧｅ层晶格相匹配，这样就在薄硅层中产生了 应力【”Ｊ。１９９３年，斯坦福大学的研究人员报道指出表面沟道应变硅ＮＭＯＳＦＥＴ的 电子迁移率比体硅（Ｂｕｌｋ Ｓｉ）ＮＭＯＳＦＥＴ提高了７０％。这个第一个被报道的应变 硅ＮＭＯＳＦＥＴ［４７１。这种方法是目前长沟道器件中最常用的方法。４硅基应变ＭＯＳＦＥＴ的设计和研究绝缘层上锗硅（ＳＧＯＩ）的制作有锗浓缩（Ｇｅ ｃｏｎｄｅｎｓａｔｉｏｎ）、融熔固化（ｍｅｌｔ ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）、硅片键合（ｗａｆｅｒ ｂｏｎｄｉｎｇ）与注氧隔离（ｓｅｐａｒａｔｉｏｎ ｂｙ ｏｆｏｘｙｇｅｎ，ＳＩＭＯＸ）等几种方式‘３５，４８～０１，如图１．２所示。Ｉ■■■■■■■■■■■■■●■■■■■■■■■■■■■■■■■●■■■■■■●■■■●■■■■●●■■■■■●■■●■■■■■－ｉｍｐｌａｎｔａｔｉｏｎ１１１ＩＩＩ（ａｌ Ｇ?ｆｏｍ＇ｔｈ，Ｒｕａ｜ｅｎ Ｓ翱Ｇｔｄｅ扫ｍｉ啪＿ｏ＇ｊｄ．１Ｉｉ●－Ｓ（静Ｉ蛳。粕锄，’√；Ｂ；Ｓ●ｔ台ｌｈ嘿’｜Ｏｘｉｌｌｉｅ，：留：．ｉ ＳｉＩ陡：＇ｉ：一．．ｏ‘ｉｄｔ’蟊Ｌ诿――ｒ｝ＦＢ＿ｎｅｔ ｏＩ●啦 Ｓｉ ｓｕｂＢ‘一Ⅻ９－ｉｄｅ’。’ｓｉ．＿ｕｌｂＩＩＩ１，８－ｒｌｅｄ，啦ｉｄｅ．。ｌｓｉ－＿ｂＩＩＩ ＩＩＩＩＩＩＩＩＩＩＩＩＩＩＩＩＩＩｌ（ｈｉ～ｋＩＩ劓＾强ｉ厅ｃ■“矗ｎ曼匦芝苎墅塑翌些豳竺坐壁竺ＩＮｈｒｌｄｈ＊一．塑！！竺竖婴！竺竺！型。Ｔ一翱晡＿‘’＂ｊ躏∞ｔ●，［，＇ ―ｈｒ妇ｄ■ｌⅪｔ：∥０：，．ｊ‘。．：磷ｔ商ｔａｉ，ｔ秘幢“●口ａｓｉｄｅ‘ｉ啄ｊ：嘲叠．日岫ｆ－ｅｔ●誓ｌ‘ｋ?? ＳＩ一口缸ＩＩ鞑５晌一Ｉ蛹榭ｂＩ一！！！墨塑！塑兰坚！竺盘！墅鲤堕基建赫一一■ｒ―Ｓｉ翱●ｂＩ：‘．ｓ；ｌ一，１西Ｇｈ．Ｉ一磅‰…！曩翟ｄ曩ｌ神懿Ｃ●※；Ｒｌｉｌｉｌｅｄ蛹Ｇｏ日Ｊ：：蛳，ｌｅｌａｘ妇ｅｄ鲰Ｓｉ（．沁：ｌ［削ｌ ／ｄＤｄ’＋；，ＩＩＧｎｄ柏懿镰ＳＩ●尊ｂＩ～ｉ。ｔ一…ｌ攀ｌｕｔｌ椰以ｅｌ融ｄｔｌ ｒｌｌ ｓ．ｔＨ嚣嘲。，’《ｄ’ｓｌＭｏＸｅｄＪｓｏｉ Ｕｕ ｈｔｌ’ ｌｌｌＩ两Ｉ№鲥ｋＩＩ图１．２制作绝缘层上锗硅基板的几种方法： （ａ）锗浓缩（ｂ）融熔固化（ｃ）通过ｓｍａｒｔ．ｃｕｔ的硅片键合（ｄ）注氧隔离成受硅ｌ气－一―‘苟幢ｃ＝；》硅衬底图１．３全局应变ｓｉ ＭＯＳＦＥＴ器件日本Ｔｏｓｈｉｂａ公司的ＭＩＲＡＩ项目采用了“局部氧化浓缩法”【３１，４９，５１，５刁，开发了具第一章绪论５有应变ＧＯＩ（Ｇｅｏｎｉｎｓｕｌａｔｏｒ）结构和应变ＳＯＩ（Ｓｉｏｎｉｎｓｕｌａｔｏｒ）结构的ＣＭＯＳ，使得电子和空穴迁移率同时提高，并将ＰＭＯＳＦＥＴ的电流驱动力成功地提高到了此前 的４倍，达到了与应变硅ＮＭＯＳＦＥＴ同等的水平。这项技术融合了应变硅技术、ＳＯＩ 底板和Ｇｅ沟道三大要素，给未来３２ｎｍ工艺指明了一个方向。 ２．工艺致应变 基于硅片衬底的应力技术被大批科研人员从理论和实验上研究了二十多年。 在九十年代，其它两种工艺致应变技术开始受到重视【５＂６Ｉ：第一种是双应力线帽 层淀积在ＭＯＳＦＥＴ上，第二种是Ｇａｎｎａｖａｒａｍ等人提出的嵌入式锗硅源漏技术。 全局应变是双轴应变，而工艺致应变是单轴应变，近年来在产业界得到广泛的应 用。不同方向的单轴张应力和压应力分别对ＮＭＯＳＦＥＴ和ＰＭＯＳＦＥＴ性能的影响 如表１．２所示，据此表，可以设计出适合的应力来提高器件的性能，后面将提到的 各种工艺应力引入方法无不与表１．２相符合。 表１．２不同方向应力对ＭＯＳＦＥＴ性能的影响㈣ 应力 ＮＭＯＳＦＥＴ ＰＭＯＳＦＥＴ 张应力 应力平行于沟道方向 压应力 张应力 应力垂直于沟道方向 压应力 张应力 双轴应力 压应力 提高 降低 提高 降低 提高 降低 降低 提高 提高 降低 提高 提高工艺致应变的原理是利用某些特定的工艺步骤，例如浅槽隔离（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ，ＳＴＩ）［５７－６２］、锗硅嵌入式源漏（ＳｉＧｅ Ｓ／Ｄ）［２３，６３－６５］、应力衬垫技术［６６－６８１、 应力记忆技术【５９＇６９川】，硅化反应（ｓｉｌｉｃｉｄａｔｉｏｎ）１７５－８０１等工艺相关的结构，运用其存 在的应力，将其施加于器件上以形成应变沟道。不同于基于圆片的全局应变，工 艺诱生应变属于局部应变，即沟道上不同的位置其应变大小不同，同时也与器件 结构参数如沟道长度与宽度等有密切的关联性。这种应变存在于单一方向，又称 为单轴应变。在９０纳米节点中，单轴应变硅工程技术首次被使用，因此受到产业 界的广泛关注，并促进了它的不断发展和进步。 浅沟槽隔离（ＳＴＩ）一般用在硅基衬底器件的横向隔离技术中。ＳＴＩ刻蚀工艺 被用来在硅衬底上刻蚀浅沟槽，然后在这些沟槽中填满绝缘介质形成隔离墙。ＳＴＩ 工艺可以在器件中引入有用的机械应力。由于沟道氧化层（衬垫），Ｓｉ和Ｓｉ０２热膨６硅基应变ＭＯＳＦＥＴ的设计和研究胀系数的差别，以及热退火过程中的黏弹性效应，于是压应力形成，如图１．４所示。 但是实验报道表面ＳＴＩ技术适合于增强ＰＭＯＳＦＥＴ性能，并不适用于ＮＭＯＳＦＥＴ。图１．４ ＳＴＩ产生压应力１８１１嵌入式锗硅源漏是通过在Ｓｉ上刻蚀凹槽，选择性地生长ＳｉＧｅ外延层，进而在 ＳｉＧｅ源漏之间的沟道区引入单轴压应力，如图１．５所示。该类型的应力提高了空 穴的迁移率从而提高了ＰＭＯＳＦＥＴ器件的性能。需要注意的是：因为应力来自于 沟道的两边，而不是单一的，所以应力在两边最大而在中间最弱，成为限制空穴 迁移率提高的瓶颈。Ｊ下如所预料的那样，对于长沟道器件，应变效应在沟道中间 消失，因此本方法仅适用于短沟道器件。 ２０１０年，日本明治大学的Ｓａｔｏｒｕ Ｍａｙｕｚｕｍｉ等人报道用ＳｉＧｅ源漏工程的方法， 在沟道长度为３０ｎｍ的ＰＭＯＳＦＥＴ器件中成功的引入了２．４ＧＰａ的压应力【２５１，沟道 空穴有效迁移率提高了１００％。同年，Ｉｎｔｅｌ已计划将利用同时采用硅锗源漏工程、 双应力ＳｉＮ薄膜以及应变记忆技术的第四代应变Ｓｉ技术应用到３２纳米工艺中，并 将基于此技术推出全球首款３２纳米ＣＩ肚二Ｗ．ｅｓｔｍｅｒｅ。图１．５使用嵌入式锗硅源漏的ＰＭｏＳ及ＳＥＭ照片【８２】应力衬垫技术也称为双应力线技术，是将压应变和张应变的氮化硅层分别淀第一章绪论７积在ＰＦＥＴ和ＮＦＥＴ器件的栅上，如图１．６所示。经优化之后，单轴应变主要沿着 沟道方向，由于衬垫层同时用于两种晶体管中，而且还被用作接触孔刻蚀的停止 层，所以又被称为双重刻蚀停止衬垫（ｄｕａｌｅｔｃｈ．ｓｔｏｐｌｉｎｅｒ，ＤＥＳＬ）。目前，用于ＮＭＯＳＦＥＴ器件的高度张应变的衬垫技术已经成熟，而用于ＰＭＯＳＦＥＴ器件的高度 压应变的衬垫则正在开发中。应力衬垫的主要缺点是依赖于几何结构， ２００４年国际电子元器件（ＩＥＤＭ）会议上，ＩＢＭ和ＡＭＤ联合推出了张应力（Ｔｅｎｓｉｌｅｓｔｒｅｓｓ）和压变力（Ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒｅｓｓ）氮化硅的双应力衬垫（ＤＳＬ）技术哺引，采用该技术研制的ＮＭＯＳＦＥＴ和ＰＭＯＳＦＥＴ的驱动电流分别增加了ｌ ５％和 ３１％，在此基础上制造的ＩＢＭＰｏｗｅｒＰＣ架构的６４位微处理器和ＡＭＤ“Ａｔｈｌｏｎ ６４”的工作频率分别提高了７％和１２％。目前，ＤＳＬ已经应用于９０ｎｍ工艺，在ＩＢＭＰｏｗｅｒＰＣ和ＡＭＤＡｔｈｌｏｎ ６４微处理器中已有相当大的使用量。图１．６双应力线结构【８１】２００５年，富士通开发成功了有选择性地仅在ＮＭＯＳＦＥＴ上形成氮化硅覆盖层 的制造技术，通过在栅极上部层压多层氮化硅薄膜来向ＮＭＯＳＦＥＴ晶体管沟道施 加更大拉伸力的应变硅新技术ＳＥＬＳ（ＳｔｒａｉｎＥｎｈａｎｃｉｎｇ Ｌａｍｉｎａｔｅｄ ＳｉＮ）１６６Ｊ。应力记忆技术（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ，ＳＭＴ）与衬垫技术类似，但其 中的衬垫薄膜是牺牲层。通过先在栅或Ｓ／Ｄ区域上淀积一层ＳｉＮ薄膜，作为一种 暂时的牺牲层提供临时的应力，接着进行杂质激活退火，然后去除薄膜，从而使 应力被器件“记住”，如图１．７。这项技术很复杂，主要是在ＮＦＥＴＦＥＴ中使用氮化 硅或氧化硅薄膜来记忆张应变。应力记忆的关键问题是如何在不降低ＰＭＯＳＦＥＴ 性能的条件下，获得所需的ＮＭＯＳＦＥＴ性能增强。２００６年ＡＭＤ、ＩＢＭ和东芝开 发出用于４５ｎｍ工艺的第三代应变硅技术，他们在ＮＭＯＳＦＥＴ晶体管中整合了双 应力衬垫和应力记忆技术，在ＰＭＯＳＦＥＴ晶体管中嵌入ＳｉＧｅ层，一般压应力产生 于ＰＭＯＳＦＥＴ晶体管，通常采用选择性外延生长ＳｉＧｅ源漏或在栅上使用一个压应 力氮化硅层，ＮＭＯＳＦＥＴ晶体管中使用一个张应力氮化硅层。８硅基应变ＭＯＳＦＥＴ的设计和研究Ｓｐａｃｅｒ．一卜■卜●卜―＿＿＿●◆◆＋ ◆Ｓｌｒｅｓｓｏｒ◆謦★／ｃａｐｌａｙｅｒ№１Ｙｇａｔｅ纛。茹；荨岩嚣１ｒ――Ｐ妒、｝‘、图１．７应力“记忆”工艺过程【删２００９年，新加坡国立大学的研究人员解决了随着栅极间距的减小，此前的ＳｉＮ 薄膜不能充分将应力施加到沟道的这一难题，即用具有高压缩应变的类金刚石碳（Ｄｉａｍｏｎｄ―ｌｉｋｅＣａｒｂｏｎ，ＤＬＣ）薄膜【８４】。ＤＬＣ薄膜能够保持１～１０ ＧＰａ的高压缩应变，介电系数也比ＳｉＮ材料低。在运用于８０ ｎｌｉｌ栅长的ＰＭＯＳＦＥＴ后发现，器 件的饱和电流获得显著改善，提高达５８％。 ３．后工艺致应变１８５】 后工艺致应变是在所有工艺完成之后引入应力的，通过直接弯曲硅晶片或者 弯曲封装衬底并将硅片牢牢粘在其上面，如图１．８所示。后工艺致既能用在短沟道 器件中也能用在长沟道器件中，既能产生单轴应力也可以产生双轴应力。后工艺 致应变是一种有发展前途的方法，工艺费用比较低，但在大规模商用时需要认真 考虑成品率和可靠性问题。ｌｔｔｔｔ◆●◆◆◆图１．８后工艺制作方法及产生的应力方向４．机械应变技术【８６母５】 机械应变技术是通过外部施加机械应力在硅圆片上，使硅片发生弯曲，从而 对硅片上的器件产生张应力和压应力的一种应力引入技术。如图１．９所示为一个机 械应力的发生装置。第一章绪论９Ｗ＿ｆｅｒ ｂｏｌｄｅｒＣｅａｔｅｒＷ●ｆｅｒ＾ｄ幽ｒ图１．９ Ｃａ）在Ｓｉ（１００）硅片上施加外部机械应力装置示意图，（ｂ）在圆片表面不同沟道方向上的器件分布示意图对硅片施加一个机械应力之后，硅片表面就会产生应力，但是各点受到的应 力的大小和类型都随着该点距离硅片最中心的距离变化而变化。 用这种方法引入机械应力，方法简单，成本低，但是器件的可靠性受到影响， 且器件的布局要考虑沟道方向和应力方向的关系，所加力的大小也不好控制。 这种技术目前还没有实际应用，国内外研究的也比较少，如何控制及保持所 施加的应力等问题还没有完全解决，因此基本上还处于实验研究的阶段。 对于各种应力引入技术，虽然各种新的单轴应力引入的方法成为应变技术的 新热点，但是单轴应力引入技术也有其固有的缺点，如应力较低，只能于沟道长 度小于９０ｎｍ以下的器件等等。而对于全局应变技术，一直持续的出现新的技术， 如ＳＳＯＩ、ＳＧＯＩ以及近年重点发展的Ｇｅ浓缩技术，换句话说，全局应变技术一直 在应变技术中占有及其重要的一席之地，继续发挥着其无可替代的作用。 １．２．３高ｋ应变技术发展情况到了２００１年的０．１３Ｉｌｍ节点，栅极漏电已开始成为人们担心的问题，栅介质厚度减薄速度变缓。从９０衄节点开始，Ｓｉ０２栅介质厚度（１．２ ｒｉｍ）已无法再缩减，因为它接近其物理极限厚度已非常接近Ｓｉ０２的物理极限。虽然由于工艺上的困难， 目前的栅氧化物厚度不可能达到０．７ ｈｉｌｌ，但是即使是２ ｎｉｎ的介质厚度，栅极漏电 流也是不能容忍的，必须寻找新的介质，解决由于栅介质直接隧穿引起的器件性 能退化问题。Ｓｉ０２的物理极限厚度制约着器件尺寸的继续缩小。为了克服这个困 难，人们开始寻找能替代Ｓｉ０２的高介电常数（高ｋ）的栅介质。高介电常数介质 的使用，可以使与Ｓｉ０２相同厚度的栅介质具有比Ｓｉ０２器件更大的栅电容，或者在 具有同样大小的栅电容的情况下，高ｋ栅介质更厚，利用这一特点，可以使用比 Ｓｉ０２厚得多的高ｋ栅介质而取得同等大小的栅电容，从而减小栅极漏电流，降低 器件静态功耗。１０硅基应变ＭＯＳＦＥＴ的设计和研究在众多的高ｋ材料中，Ｈｆ基高ｋ介质材料受到广范关注，因为Ｈｆ０２及其多 元合金相对与其它材料有较多的优点：高介电常数、较大的能量带隙、与多晶硅 接触优良，即与自对准ＣＭＯＳ多晶硅栅工艺兼容，无需任何过渡层。将高ｋ介质 材料用于应变ＭＯＳＦＥＴ从进入２１世纪以来也受到了极大的关注ｐ加¨Ⅲ。 Ｋ．Ｒｉｍ等人首先报道了用高ｋ介质材料做栅介质的双轴应变Ｓｉ ＮＭＯＳＦＥＴ， 与高ｋ栅介质普通Ｓｉ ＮＭＯＳＦＥＴ相比，性能提高了６０％［１３Ｊ，而与Ｓｉ０２栅介质普通ＳｉＮＭＯＳＦＥＴ相比，性能提高了３０％【ｌｌ】。同样的有效电场下，高ｋ栅介质应变ＳｉＮＭＯＳＦＥＴ的栅漏电流远比Ｓｉ０２栅介质Ｓｉ ＮＭＯＳＦＥＴ的栅漏电流小得多。 １．２．４国内应变技术发展情况在国内，由于研究工作起步较晚，目前主要还处于双轴应变Ｓｉ材料、器件和 电路的研究阶段，与国外双轴应变技术的发展相差还较远。相对而言，西安电子 科技大学、清华大学、北京大学、电子科技大学、中电科技２４所、北京工业大学 和浙江大学等，在应变材料生长机理，器件试制和平面集成工艺技术方面进行了 较为系统的研究，取得了一批丰硕的成果【１１１。１２２１。尤其是西安电子科技大学，近十 年来在双轴硅基应变材料的能带结构、迁移率模型和应变器件结构、性能增强、 电学特性等基础理论与核心机理，硅基应变材料的制备、应变器件的制造等工艺 技术，应变器件等效电路建立、参数提取、电学性能仿真软件的开发等ＥＤＡ工具的研制等方面开展了广泛的研究，取得了一批在国内领先的研究成梨¨卜１２４１。 １．３本论文研究的目的和意义随着制备应变Ｓｉ／ＳｉＧｅ材料的进步，工艺技术的成熟，以及对应变Ｓｉ／ＳｉＧｅ材 料和异质结构的认识，ＳｉＧｅ ＨＢＴ和应变Ｓｉ／ＳｉＧｅ ＭＯＳＦＥＴ及ＩＣ的研究得到了国内 外极大重视，为高速、高性能器件与电路的发展开辟了新的途径。ＳｉＧｅ材料随其 中Ｇｅ组分的变化，禁带宽度可以改变，与ＧａＡｓ基材料相似，可以制造具有异质 结结构的器件。同时，应变Ｓｉ／ＳｉＧｅ材料载流子迁移率高，因而用应变Ｓｉ／ＳｉＧｅ材 料制造ＣＭＯＳ器件和电路，可以克服Ｓｉ ＣＭＯＳ的不足，使ＣＭＯＳ器件和电路获 得比Ｓｉ ＣＭＯＳ器件和电路更高的频率特性和电流驱动能力。另外，应变Ｓｉ／ＳｉＧｅ ＣＭＯＳ还有功耗低和噪声系数小等优点。所以应变Ｓｉ／ＳｉＧｅ技术具有高速高性能优 势。而且应变Ｓｉ／ＳｉＧｅ材料容易实现大面积生长，器件的工艺技术与Ｓｉ相容，是 一代理想的和有发展前途的新型高速半导体材料。因此，应变Ｓｉ／ＳｉＧｅ ＭＯＳ器件 和ＩＣ在军事领域有极大的应用前景和发展空间。 本论文的目的是在应变Ｓｉ／ＳｉＧｅ材料物理特性的研究分析的基础上，分别研究第一章绪论建立应变Ｓｉ ＭＯＳＦＥＴ，应变Ｓ０１ ＭＯＳＦＥＴ和双应变Ｓｉ／ＳｉＧｅ ＰＭＯＳＦＥＴ的阈值电 压和亚阈电流模型，为应变Ｓｉ基ＭＯＳＦＥＴ的研究设计及优化提供理论依据。并 由此设计并制备了应变Ｓｉ ＭＯＳＦＥＴ和应变ＳｉＧｅ量子阱ＰＭＯＳＦＥＴ，完成了硅基应 变ＭＯＳＦＥＴ的工艺开发。除此之外，本论文还研究了高ｋ栅介质与Ｓｉ基应变材 料的界面特性，为以后深亚微米尺寸应变Ｓｉ ＭＯＳＦＥＴ的研究和制备做基础。１．４本文的主要研究工作本论文由多项国家部委重点基金项目资助完成。 主要可分为以下三点： １．建立应变Ｓｉ表面沟道ＭＯＳＦＥＴ、应变Ｓｉ和应变ＳｉＧｅ量子阱沟道ＭＯＳＦＥＴ 以及ＳＯＩ ＭＯＳＦＥＴ的结构模型，建立表面电势模型，得到了其阈值电压模型，以 及亚阈电流模型，并对所建模型进行了验证和分析。 ２．根据所建立的模型对应变Ｓｉ表面沟道ＮＭＯＳＦＥＴ和应变ＳｉＧｅ量子阱沟道 ＰＭＯＳＦＥＴ并基于现在的工艺条件进行了物理参数设计。还进行了版图设计和主要 工艺设计，最终流片实现了性能良好的应变Ｓｉ表面沟道ＮＭＯＳＦＥＴ应变ＳｉＧｅ量 子阱沟道ＰＭＯＳＦＥＴ。 ３．研究了ＨＩＤ２栅介质Ｓｉ应变ＭＯＳ器件的特性，分析不同退火温度以及电 应力对Ｈｆ０２栅介质应变Ｓｉ和应变ＳｉＧｅ ＭＯＳ器件的特性影响。为小尺寸应变Ｓｉ ＭＯＳＦＥＴ的研究和制备做基础。 １．４．１本文章节安排。ａ本论文主要章节和内容安排如下： 第一章：绪论。主要介绍了应变硅基技术和应变硅基器件的发展，国内外动 态及应用前景，并对本文的课题来源、研究目的和意义以及章节安排做了说明。 第二章：ＳｉＧｅ材料的基本性质。研究应变Ｓｉ／ＳｉＧｅ的形成和物理特性，能带结 构等；研究并建立应变Ｓｉ和应变ＳｉＧｅ的迁移率模型，为以下的第三、四、五章提 供基础。 第三章：建立了应变Ｓｉ ＮＭＯＳＦＥＴ和ＰＭＯＳＦＥＴ以及ＳＳＯＩ ＮＭＯＳＦＥＴ的主要 电学参数模型。通过求解泊松方程建立其阈值电压模型和亚阈电流模型，并用二 维器件仿真工具ＩＳＥ对所建立的模型进行验证和分析，为应变Ｓｉ ＮＭＯＳＦＥＴ和 ＰＭＯＳＦＥＴ以及ＳＳＯＩ ＮＭＯＳＦＥＴ的物理参数设计提供了理论依据。 第四章：通过求解泊松方程建立应变Ｓｉ／应变ＳｉＧｅ／ＳｉＧｋ双沟道ＰＭＯＳＦＥＴ的 表面沟道和埋层沟道的阈值电压模型，以及保证埋层沟道先于表面沟道开启的条 件。所建模型通过了ＩＳＥ仿真工具的验证。并分析了各个物理结构参数对阈值电１２硅基应变ＭＯＳＦＥＴ的设计和研究压的影响。为应变Ｓｉ／应变ＳｉＧｅ／ＳｉＧｅ双沟道ＰＭＯＳＦＥＴ的物理参数设计提供了理 论依据。此模型还可以用于应变ＳｉＧｅ量子阱ＰＭＯＳＦＥＴ的结构设计。 第五章： 基于前面章节所建模型和分析，对应变Ｓｉ ＮＭＯＳＦＥＴ和应变ＳｉＧｅ量子阱ＰＭＯＳＦＥＴ进行了包括结构物理参数、版图以及工艺的设计，并最终完成 了应变Ｓｉ ＮＭＯＳＦＥＴ和应变ＳｉＧｅ量子阱ＰＭＯＳＦＥＴ的制备和测试，测试结果表明 器件性能与普通Ｓｉ相比，有很大的提高。 第六章：研究了Ｈｆ０２栅介质应变Ｓｉ和应变ＳｉＧｅ ＭＯＳ器件的特性，分析与 Ｈｆ０２栅介质Ｓｉ ＭＯＳ器件相比，不同退火温度对ＨＩＤ２栅介质应变Ｓｉ和应变ＳｉＧｅ ＭＯＳ器件特性的影响。。 １．４．２本文的创新点本文的创新点主要包括以下几个方面： １．通过求解二维泊松方程建立了应变Ｓｉ ＮＭＯＳＦＥＴ阈值电压模型和亚阈电流 模型，分析应变对应变以及主要物理参数对应变Ｓｉ ＮＭＯＳＦＥＴ阈值电压和亚阈电 流的影响。为应变Ｓｉ ＮＭＯＳＦＥＴ的物理参数设计提供了理论依据。 ２．建立了应变Ｓｉ ＰＭＯＳＦＥＴ的表面沟道和埋层沟道的阈值电压模型，以及判 断该器件为双沟道器件或单沟道器件的条件。为该器件的物理参数设计提供了理 论依据。 ３．通过求解二维泊松方程建立了全耗尽ＳＳＯＩ ＮＭＯＳＦＥＴ的阈值电压模型和 亚阈电流模型，分析应变对应变以及主要物理参数对全耗尽ＳＳＯＩ ＮＭＯＳＦＥＴ阈值 电压和亚阈电流的影响。为ＳＳＯＩ ＮＭＯＳＦＥＴ的物理参数设计提供重要参考。 ４．建立应变Ｓｉ／应变ＳｉＧｅ／弛豫ＳｉＧｅ双沟道ＰＭＯＳＦＥＴ的表面沟道和埋层沟道 的阈值电压模型，以及保证埋层沟道先于表面沟道开启的条件。为该器件的物理 参数设计提供了理论依据，这一模型还可以扩展应用与应变和应变ＳｉＧｅ量子阱 ＰＭＯＳＦＥＴ物理参数的设计。 ５．根据前面章节所建立的模型和分析，设计了应变Ｓｉ ＮＭＯＳＦＥＴ和应变ＳｉＧｅ 量子阱ＰＭＯＳＦＥＴ的主要结构参数，并开发了Ｓｉ基应变ＭＯＳＦＥＴ制备的工艺，成 功研制出了所设计的Ｓｉ基应变ＭＯＳＦＥＴ。测试结果显示，与普通Ｓｉ ＭＯＳＦＥＴ相 比，应变Ｓｉ ＮＭＯＳＦＥＴ的跨导提高了两倍，而应变ＳｉＧｅ量子阱ＰＭＯＳＦＥＴ的跨导 提高了一倍。 ６．研究了不同退火温度对Ｈｆ０２栅介质应变Ｓｉ ＭＯＳ器件特性的影响。试验表 明，高温退火会降低Ｈｆ０２应变Ｓｉ ＭＯＳ器件栅介质常数，并且随着退火温度的增 加，其介电常数会不断减小，而栅漏电流减小。同时根据中带电压法可以知道， 退火可以使得氧化层中的电荷和陷阱大大减小。通过比较可以发现，同样栅氧层第一章绪论厚度的ＨＩＤ２应变Ｓｉ ＭＯＳ器件的栅漏电流比Ｈｆ０２ＳｉＭＯＳ器件的栅漏电流要小很多。分析了ＳＩＬＣ对Ｈｆ０２应变Ｓｉ ＭＯＳ器件Ｉ．Ｖ特性的影响，发现负压应力对器件 的Ｉ．ｖ特性影响不大，而正压应力会使得Ｈｆ０２应变Ｓｉ ＭＯＳ器件的栅漏电流减小。 ７．研究了不同退火温度对ＨＩＤ２栅介质应变ＳｉＧｅ ＭＯＳ器件特性的影响。试验 表明，高温退火会降低Ｈｆ０２应变ＳｉＧｅ ＭＯＳ器件栅介质常数，并且随着退火温度 的增加，其介电常数会不断减小，栅漏电流会随之减小，同时氧化层中的电荷和 陷阱大大减小。对比了同样栅氧层厚度的ＨｆｉＤ２应变Ｓｉ、Ｈｆ０２应变ＳｉＧｅ以及Ｈ幻２ＳｉＭＯＳ器件的栅漏电流，发现Ｈｆ０２应变ＳｉＧｅ ＭＯＳ器件中的栅漏电流最大。分析了ＳＩＬＣ对Ｈｆ０２应变ＳｉＧｅ ＭＯＳ器件Ｉ．Ｖ特性的影响，发现负压应力对器件的 Ｉ．Ｖ特性影响不大，而正压应力会使得Ｈｆ０２应变ＳｉＧｅ ＭＯＳ器件的栅漏电流减小。１．５本章小节本章研究了应变硅基技术出现的背景以及国内外主要发展情况，包括应变技 术的主要发展历程，应力的引入方法等。根据应变技术的发展现状，讨论了本论 文研究的目的和重要意义。最后给出了本论文的主要研究工作，各个章节的内容 以及本论文的创新点。丞
第二章应变Ｓｉ／ＳｉＧｅ的物理特性研究第二章应变Ｓｉ／ＳｉＧｅ的物理特性的研究２．１应变Ｓｉ和应变ＳｉＧｅ的形成及特点Ｓｉ和Ｇｅ之间具有４．２％的晶格失配。当大尺寸的Ｇｅ原子掺入Ｓｉ晶体中时， 晶格间距将加大。因此Ｓｉｌ．ｘＧｅｘ的晶格常数大于Ｓｉ的晶格常数。如图２．１所示：，１Ｈ■―一ｂ刊ｐ叫 卜一Ｈ垂 艘－－―“ ｌ－―＿Ｈ ｂ Ｍ■Ⅷ刍ＳＩＩ?ａｈｌｅｄＳｉｌ．ｘ ＧｅｘＳｔｒａｈｌｅｄ Ｓｉ ｌａｙｅｒＳｉＳｉｌ．ｘ Ｇｅｘ图２．１应变Ｓｉ／ＳｉＧｅ的形成机理当两种材料接触形成异质结时，外延生长其上的材料将被迫去适应衬底材料 的晶格常数，这种压力将迫使外延层的晶格结构发生变形，材料产生应变。晶格 常数较衬底小的形成张应变，晶格常数较衬底大的形成压应变。这个过程也叫做 “赝形生长＂。 赝形生长一般要求外延层小于临界厚度，这样才能达到所需的应变要求。当 外延层超过临界厚度时，应变所产生的能量将被消耗在使多余层与衬底相匹配中。 这时大量的缺陷就会出现，由于晶格不匹配所产生的层错也会进一步降低应变的 程度，外延层将会变得松弛。迁移率由于大量的缺陷而降低。所以临界厚度是晶 格失配的一个函数【１２５１。 赝晶薄膜的组分不同、衬底各类不同，薄膜中的应变也都将相应有所不同， 从而其临界厚度也就不一样。Ｇｅ组分越大，Ｓｉｌ．ｘＧｅｘ薄膜的临界厚度就越小。 关于赝晶薄膜的临界厚度ｌｌｃ，根据平衡态理论可求出其表达式为１１２６】吃：熹掣竺（１ｎ丝＋１）‘』ｉ｝√２尢７ｒ１＋１，、７（２．１）、口０其中ｌｌｃ是临界厚度，ａｏ是应变层的晶格常数，ｆ是失配量／＝△％／％ｖ是泊松比（２．２）１６硅基心变ＭＯＳＦＥＴ的设计和研究ｖ＝粤Ｃｉｌ＋Ｃｉ２（２．３）、其中Ｃｌｌ、Ｃ１２分别是材料的弹性常数。常数ｋ相应于应变超晶格、单量子阱和单 应变层的取值分别为１、２和４。，一、《、＿，刨 吐呔妲图２．２单量子阱Ｇｅ组分与临界厚度的关系上图为在Ｓｉ（００１）衬底上外延长的Ｓｉｌ．ｘＧｅｘ赝晶薄膜的临界厚度与Ｇｅ组分Ｘ 的一种关系曲线，图中曲线下方是共度生长范围，赝晶薄膜的原子在生长平面内 按照衬底的晶格常数排列；曲线上方是非共度生长范围，在界面处出现失配位错。 当ＳｉＧｅ层（小于临界厚度）生长在Ｓｉ衬底上时，ＳｉＧｅ合金将发生压应变。 当厚度大于临界厚度时，ＳｉＧｅ将变为弛豫ＳｉＧｅ，恢复原来的晶格对称性。 当Ｓｉ层（小于临界厚度）外延生长在弛豫ＳｉＧｅ层上时，其原子排列将被拉伸， 产生张应变。２．２应变Ｓｉ的物理特性２．２．１应变Ｓｉ能带结构 Ｓｉ原子结构发生双轴应变，将引起Ｓｉ能带分裂。Ｓｉ导带的六度简并的能谷将 由于应变而分裂为一个平面内的四度简并能谷△４和一个垂直方向的二度简并的能 谷△２。在压应变中，△４能谷将比△２能谷低，而在张应变中，△２能谷比△４能谷 低。 应变使四度简并能谷△４与二度简并能谷△２所产生的导带能量偏移之差约是：ＡＥ，＝０．６７ｘＣＶ第二章应变Ｓｉ／ＳｉＧｅ的物理特性研究１７张应变使△２能谷比△４能谷低，电子将分布在能量较低的△２能谷。理论研究表呼１２７】：△２能谷里的电子分布随着ＳｉＧｅ衬底的Ｇｅ组分而增加，当Ｇｅ组分达到２０％时，电子几乎全部集中在△２能谷。更多的电子占据△２能谷，使得平行于异质 结界面的传导有效质量减小，导带电子有效质量变轻【１２７１：ｍ．：：≈ｍ， ｍＤ为自由电子质量。 张应变使价带轻空穴带比重空穴带高，空穴将趋向于分布在升高的轻空穴带， 降低了空穴传导有效质量。我们可近似的认为，应变Ｓｉ空穴有效质量与Ｓｉ轻空穴 ｍ：：≈０．１９６ｍ。，带有效质量嘞＝０．１６ｔｏｏ接近，故朋：≈０．１６ｍｏ应变Ｓｉ层的应变程度与过渡ＳｉＧｅ层表面Ｇｅ组分ｘ相关，Ｇｅ组分越大，应变 程度也越大，禁带宽度变窄。其禁带宽度为【１２８】：Ｅ。。＝１．０８―０．４ｘ 亲和势为：Ｚ。＝４．１７ｘ－Ｉ－０．６７ｘ ｅｖ 其介电常数与Ｓｉ的相同，为￡。。：１１．８￡。ｅｖ弛豫ＳｉＧｅ层的禁带宽度为：Ｅ撇＝１．０８―０．７２８９ｘｅＶ（０＜ｘ＜０．８５）ｅｖ介电常数采用插值法ｓ鼢＝（１１．９＋４．１ｘ）ｅｏ；亲和势为：Ｚ，ＳｉＧｅ＝４．１７由于张应变产生的导带和价带分裂，以及应变Ｓｉ与弛豫ＳｉＧｅ之间禁带宽度、 亲和势、介电常数的不同，使得导带和价带产生不连续。其导带和价带的偏移量 分别为［１２５】：ＡＥｃ＝Ｏ．６３ｘｅｖ（０奴＜Ｏ．４）ｅｖＡＥ，＝（Ｏ．７４―０．５３ｘ）ｘ（ＯＱ＜Ｏ．４）２．２．２应变Ｓｉ本征载流子浓度和有效态密度 应变Ｓｉ本征载流子浓度和导带有效状态密度 应变Ｓｉ的导带有效状态密度Ｎ。和价带有效状态密度Ｎｖ所示可由（２－－４）式得到【１２９１：Ｍ：２鱼掣／ｃｍ３‘ｈ。Ｍ：２鱼竺委坐／Ｃｍｓ９ｈ’（２－４）、 ７式中，聊珂＋＝０．１９６ｍＤ为导带电子有效质量；％‘＝Ｏ．１６ｍＤ为价带空穴有效质量，比Ｓｉ空穴有效质量Ｏ．５９ｍＤ要小得多。则可算出Ｔ＝３００Ｋ时应变Ｓｉ的本征载流子浓度：一４慰枷１５（警ＰＴｊ ｅｘｐ㈤所以，，ｚ舻１．８６６４Ｘ １０１８ ｅｘｐ（７．６９ｘ一２０．７７）／ｃｍ３，ｘ为Ｇｅ组分。应变Ｓｉ导带状态密度之间的一个解析关系式：仁５，由电子在△２能谷和△４能谷的分布，我们可以得出应变Ｓｉ导带状态密度与非１８硅基应变ＭＯＳＦＥＴ的设计和研究＆。岫。ｄ－Ｓｉ（Ｅ）：吾ｇｃ ｓｉ（Ｅ）＋｛１ ９９＿ｓｎａｉｎｅｄ．ｓｉ（Ｅ）＝专 ｉ量。ｇｅｓｉ（Ｅ一 ｓｉ（Ｅ．ＡＥｓ），ＡＥｓ＝０．６７ｘ【３２】，．【３２１式中：ＡＥｓ是应变使四度简并能谷△４与二度简并能谷△２所产生的导带能量偏移Ｎｃ００１９ｃｍ－３）Ｓｉ／（ｏｏｌｌ Ｓｉｌ＿ｘＧｅｘ４ １５Ｓｉ／（ｏｏｌ ｝Ｓｉｌ．ｘＧｅ】（３ Ｉ．Ｏ ２１Ｉｌ屯Ｔ司孵Ｋｋ／Ｔ＝＝如 ’Ｋ帖Ｌ２１８Ｋ ｌ＼≮≥￥０．１＾―――～Ｔ＝２１８Ｋｎｎｎ．?２ Ｘ０．３０．４０．５Ｏ?Ｏ０．２Ｘ０．３Ｏ?４ｏ．一嘣耻４万ｙ掣ｃＥ圳； 有：ｇ～矿４巧ｙ掣［弦Ｅ硅＋扣Ｅ一蝇列电［１２９１ｄＮ＝ｆＢ㈣ｇ铷。耐－ｓｉ（Ｅ）ｄＥ．ｄＮ ｄｎ＝――矿聆：胁：黟：２（字闽２…ｐ睁肛（一可Ｅｃ－ｇＦ） 帆《学卜懒。：批～矿竽［２＋ｅｘｐ（－等］］２．２．３应变Ｓｉ载流子迁移率模型 应变沟道器件载流子迁移率提高主要源于两个因素Ｈ３０ｌ：载流子有效质量的降 低和能谷间声子散射几率的降低。 对于应变Ｓｉ，由于应力，六重简并能谷分成两组：两个降低的能谷沿着与界第二章应变Ｓｉ／ＳｉＧｅ的物理特性研究１９面垂直的轴向；四个抬高的能谷沿着与界面平行的轴向。低能谷和高能谷之间的 能级差的经验值为０．６ｘ ｅＶ（ｘ为Ｇｅ含量）。大多数电子占据两个低能谷，在与界 面平行的方向输运，具有较低的导带有效质量，导致低场迁移率增大。谷间声子 散射率因能谷分裂而降低。由于初始态和末态之间能差增大，在非等价能谷之间 的散射率降低，散射过程发生较少。因此，随着Ｇｅ含量的增大，电子速度过冲更 为明显。就库仑散射的影响而言，散射中心的位置影响很大。当散射中心主要来 源于界面陷阱电荷时，Ｇｅ含量越大，库仑散射越小，迁移率越大。这主要是由于 随着Ｇｅ比例的增大，能带分裂增大，在最低子带的电子数增多，可动载流子对带 电中心的屏蔽作用增强，降低了库仑散射。库仑散射效应的降低也是应变沟道器 件迁移率增大的原因之一。当散射中心主要来源于衬底杂质时，应力对库仑散射 的降低不大。因此，采用阶梯式掺杂有利于提高迁移率。 从上面可知：由于张应变所产生的导带和价带的分裂，使得电子趋向于分布 在△２能谷，空穴倾向于分布在轻空穴带。随着弛豫ＳｉＧｅ层表面Ｇｅ组分的增加， 应变加强，这种分布趋势加强。电子在△２能谷分布的增加以及有效质量的减小， 使得导带电子传导平均有效质量ｍｎ’减小【１２７１。空穴在轻空穴带分布的增加以及有 效质量的减小，也使得价带空穴传导平均有效质量ｍｐ＋减小【１３１１。张应变引起的简 并能带的分裂，使得△２和△４能谷的谷问散射以及ＬＨ和ＨＨ带问声子散射减小。 同时应变Ｓｉ沟道的轻掺杂或不掺杂也降低了杂质散射【１２５】。散射几率的减小，将使 弛豫时间Ｔ增加。由迁移率公式：儿＝每，ｐ。＝半，可知：电子和空穴的低场迁移率随。，，甲口ｒｍＨｍｐＧｅ组分而增加。 在高场（Ｅｅｆｆ＞１ＭＶ／ｃｍ）下，表面粗糙度散射ｕ。，和声子散射１．１ ｐｈ将成为决定 性的散射机制而影响电子的高场迁移率。ｕ。，和Ｂ ｐｈ都是有效电场的函数。而库仑 散射ｕ。（电离杂质散射）主要与应变Ｓｉ沟道的掺杂及有效电场有关。图２．４应变ｓｉ电子迁移率与有效横向电场的关系硅基应变ＭＯＳＦＥＴ的设计和研究所以，电子高场迁移率由以上三种散射机制共同决定，则有【１３２Ｊ：上：上＋上＋土＂嚼 ｐｓｒ ｐ ｐ｝ｌ ／．ｔｃ――＝――＋――＋――ＩＺ―Ｏ） （２―６）它们与沟道电场的关系如图２．４所示。 在温度Ｔ＝３００ Ｋ时，声子散射ｕ ｐｈ【１３３，１３４１为：ＪＬｌ曲式中，ａ（ｘ）２乏＿耵ａ Ｘ ＋１，卢（ｘ）２ｉ－耵ａ／ｊｘ∥朋＝１４７０ｃｍ２／殆，Ｅｏ＝２Ｘ １０４去＝一＝一＿＿―ｒ●一Ｊ ―丽１／ｇｐｈＢ（。３００Ｋ）ｆｌ（ｘ）［１＋（等）ｏ．２ｍ’】。’’＿、‰（２忉Ｉ、Ｚ一，Ｉ’＋１，Ｖ／ｃｍ，ａ卢２１１，ｂ卢２１５，ａ。＝３，ｂ。＝２５。表面粗糙度散射ｕ。，【１３４，１３５１为：ＪＬｌ，：掣半（２－８）ＪＬｌ，２―：。了一式中１１３４，１３６１，６（ｘ）：―＿冬Ｌ一＋艿。 。（１＋（譬）％）１，ｂ。Ｌ＝Ｉ．５ｎｍ时，ａ占＝７，ｂ占＝１５，Ａ６＝２．５，，６０＝２．２库仑散射ｕ。ｕ３７１）为：盯１＝ｃ瓮由此可知：声子散射ｕ 有效横向电场为‘１３８】：２＿９）式中，Ｎｓ是电子密度，Ｎ一是掺杂浓度，Ｃ＝４５．４５｝１０．９ Ｖｓ／ｃｍ是一个固定的参数。ｐｈ和表面粗糙度散射ｕ。，均为有效横向电场Ｅ胛的函数。ＥＺＦＦ＝ｅ－．竺－（ａＮｓ＋６‰１）‘（２―１０）Ｅｓｃｘ－￡（２．１０）中，ａ，ｂ分别为反型层虬和耗尽层Ｎｄｅｐｌ电荷密度的系数‘１３８１：ａ＝ｌ／２，纠－鲁＋忐∑等，。矿蚍∽，。ｚ埘∽．（２－１１）参数ｂ在此没有详细讨论，只给出其经验值：对空穴ｂ＝ｌ／３，对电子【１３９】ｂ＝１／２。第二章成变Ｓｉ／ＳｉＧｅ的物理特性研究２１＾芝ＳＥｕｖ＾ｌ毫口Ｏ互ｃｅ苗皇山ｅ看ｕｇ山Ｏ Ｏ．１ Ｏ．２ Ｏ．３ Ｏ一． Ｏ．５ Ｏ．８ Ｏ．７ Ｏ．８ Ｏ．９Ｅｆｆｅｃｔｉｖｅ Ｆｉｅｌｄ｛抓，，ｃｍ｝图２．５应变Ｓｉ器件电子有效迁移率与有效横向电场的关系【１４０】应变Ｓｉ器件电子有效迁移率与有效横向电场的关系如图２．５所示。空穴迁移率模型【１３９１为：上：上＋上＋上¨哦 ｐｓｒ Ｈ曲 ｐｃ（２―１２）声子散射ｕ ｐｈ为：―１―：ｊ二＋ｊ―ｐ口｝ｌ Ｈｂ口｝Ｉ Ｈ ｓ口｝ｌＺ（２－１３）式中，∥劬＝２７０Ｔ，，。１’４，Ⅳ劝＝云而矿瓦了’刀，＝Ｎｓ／ｚ，且万＝０．３３４７＂．１’５＋３．１４木１０―７刀，。０?３Ⅳ，／瓦，ｚ＝ｏ．０３９×号旦＿＋１．５１?ｌｏ。５日巧＿“孙，虬为空穴面密度，。上日矿Ｍ为表面固定电荷密度，其值为：Ⅳ，＝３．０木１０１０ｃｍ－２。表面粗糙度散射ｐ盯为：ｐ，＝１．０母１０８ｑ够。１（２－１４）硅摹应变ＭＯＳＦＥＴ的设计和研究＾芝Ｖ，Ｅ旦参！Ｉ 直。譬９Ｉｏｚ９２芑叠Ｊ击０．８Ｏ．．１Ｏ．２Ｏ．３０．４ ＥｆｆｅｃｔｉｖｅＯ．５０．６０．７Ｆｉｅｌｄ（ＭＶｌｃｍ｝图２．６应变Ｓｉ器件空穴有效迁移率与有效横向电场的关系‘１柏】热。＝等。有效横向电场为： 且瓦＝３００Ｋ。舻＝１ｉ．４＂１忑０１８ｐ。２――――――――――１一ｉ－ｌｎ（１＋ｙ跗。）一■三里曼―ＦＴ．１＂ｓ瓦１Ｕ一）Ｊ （２―１。５）ｕ％：上（绕＋三绋，）（２―１６）式中，１／＝３（对空穴１１３９】），Ｑ和瓯，分别为耗尽层和反型层电荷。瓦为标准温度２．３应变ＳｉＧｅ物理特性２．３．１应变ＳｉＧｅ能带结构 由于Ｓｉ和Ｇｅ都是间接带隙半导体，而Ｓｉｌ－ｘＧｅ）【体材料的能带可看成是由Ｓｉ 和Ｇｅ的能带混合变化而成的，因此Ｓｉｌ．ｘＧｅｘ体材料也是间接带隙半导体。当Ｇｅ第二章应变Ｓｉ／ＳｉＧｅ的物理特性研究组分ｘ＜Ｏ．８５时，Ｓｉｌ．ｘＧｅｘ体材料的导带为类Ｓｉ结构，且当ｘ＞０．８５时，Ｓｉｌ．ｘＧｅｘ体材 料的导带为类Ｇｅ结构。Ｓｉｌ．ｘＧｅｘ体材料的价带结构均与Ｓｉ和Ｇｅ的类似，价带顶 都在ｒ点，且在ｒ点重空穴带和轻空穴带简并。Ｓｉｌ嘱Ｇｅｘ体材料的禁带宽度与Ｇｅ 组分ｘ有如下关系【１２９】：露Ｘ）＝１．１５５－０．４３０ｘ＋０．２０６ｘ２（ｏ≤ｘ＜ｏ．８５） 《（ｘ）＝２．０１０―１．２７０ｘ（０．８５＜ｘｓｌ）（２－１７） （２―１８）薹■疆图２．７无应变Ｓｉｌ－ｘＧｅｘ材料的能带结构Ｓｉｌ．ｘＧｅｘ体材料的禁带宽度随着ｘ的增加而减小的幅度为：ＡＥ譬ｂ）＝０．４６ｘ（２―１９）Ｓｉｌ．ｘＧｅｘ应变材料中的应力将会引起能带结构的变化。应变可分解为单轴应变 和双轴应变。由于二者都损伤了晶体的对称性，会使导带边和价带边的简并消失。 因此，应变会引起Ｓｉｌ瞩Ｇｅｘ材料的禁带宽度减小和能带的偏移。若在Ｓｉ（１００）衬 底上生长的Ｓｉｌ嚷Ｇｅｘ应变材料，其禁带宽度与Ｇｅ组分有如下关系（室温下）［１３４］：Ｅｇ∽＝１．１２―０．７４ｘ随着Ｘ的增加而减小的幅度为：（２―２０）皈（ｘ）＝０．７４ｘ以，黜ｂ，丁）＝ｇｇ，ｓｉ（Ｔ）－７５０ｘ＋２３８ｘ２（ｘ＜ｏ．３）（２－２１）对于应变Ｓｉｌ．ｘＧｅｘ材料的禁带宽度，其与Ｇｅ组分Ｘ，温度的关系如下【１３４】：（２－２２）Ｅｇ，Ｓ／（丁）＝１．１７０一篇其中，口＝４．７３ｘｌｏ＿４ ｅｚ／ｒ，卢＝６３６Ｋ。（２－２３）２４硅基胞变ＭＯＳＦＥＴ的设计和研究产生单轴应变或双轴应变时，简并的能带会发生分裂。应变Ｓｉｌ．ｘＧｅｘ价带结构 随应变的不同发生不同的变化，存在压应变时，轻空穴带（ＬＨ）会向下移动，重 空穴带（ＨＨ）处于价带顶，空穴将优先占据重空穴带。当存在张应变时，轻空穴 带（ＬＨ）向上移动，重空穴带（ＨＨ）会向下移动，轻空穴带位于价带顶，空穴将 优先占据轻空穴带‘１４１１。图２．８压应变对Ｓｉｌ。Ｇｅ。薄膜价带结构的影响图２．９应变Ｓｉｌ．ｘＧｅ，【的能带排列随Ｇｅ组分Ｘ的变化的情况对于应变Ｓｉｌ．ｘＧｅ。的导带底能量，可以在Ｓｉ和Ｇｅ的基础上采用线性内插法得 到，对于Ｇｅ组分ｘ＜０．８５时，导带底在△处，对Ｓｉ和Ｇｅ的△值进行内插，当ｘ＞０．８５第二章应变Ｓｉ／ＳｉＧｅ的物理特性研究时，导带底在三处，可对ｓｉ和Ｇｅ的三值进行内插，如图２．９所剥１４１１。当在Ｓｉ（１００）衬底上生长的应变Ｓｉｌ．ｘＧｅｘ薄膜，在异质结界面处将产生能量 的突变。对于价带来说，应变Ｓｉｌ．ｘＧｅ’【的价带顶总是高于Ｓｉ的价带顶，压应变时， 重空穴态的能量总是高于轻空穴态的能量，且二者能量都随Ｇｅ组分的增大而增大， 因此价带顶能量的突变量ＡＥ矿也随Ｇｅ组分的增大而增大。崛＝０．７４ｘ（２－２４）对于导带来说，对于任意Ｇｅ组分Ｘ，导带底都是四度简并态而且四度简并态的能 量与Ｇｅ组分Ｘ的关系不太大，因此在异质结界面处产生的导带底能量突变量远小 于价带顶能量的突变量，一般可以忽略不计。 ２．３．２应变ＳｉＧｅ本征载流子浓度和有效态密度“誉‘邕考竺 ＝２群）３，２Ｐ警吨黜Ｐ等。㈣５，一胪譬（Ｅ―ｖ－Ｅ厂２ｅ―ＫＴ ＿２（静３％等＝Ｍ，ＳｊＧｅｅ盟ＫＴｄ姓Ｅ亿２６，―硅基应变ＭＯＳＦＥＴ的设计和研究Ｎｃ００１９ｃｍ。）ＳｉＧｅ ＇（００１）Ｓｉｔ，ｎ４＼＼一＼、１’’。―，一．，／Ｔ气５奠 ，Ｋｑｒ．１．５、、～－．３ Ｔ＝２ｌ ＢＫ １．Ｏ ２／／／’＼～Ｏ．５ ｌｎｎｎ图２．１０应变ＳｉＧｅ导带有效状态密度和价带有效状态密度２．３．３应变ＳｉＧｅ载流子迁移率模型 对于应变ＳｉＧｅ ＰＭＯＳ器件，迁移率的提高主要源于布里渊中心区重空穴带和 轻空穴带的分离导致的较低带间散射，应力引起的价带结构的畸变会使有效空穴 质量降低。器件中出现的双轴应力可以分解成静态流应力和单轴应力，前者会导 致均匀应力，不引起价带曲率变化，后者会导致轻空穴带和重空穴带的分离，出 现有效质量的变化。应力引起价带结构的变化一般归因于轻空穴带与重空穴带之 间的耦合作用，单旋转轨道（ｓｐｉｎ．ｏｒｂｉｔ）带的作用也很重要，尤其在大应力情况下。 分析表明，在应变ＭＯＳＦＥＴ中空穴迁移率在室温下增加５０％，在９０Ｋ温度下增加 １００％。由于有效质量受应力影响，在应力层中的载流子迁移率显示各向异性。 由于应变导致导带的分裂，应变ＳｉＧｅ薄层的６个导带能谷中有４个能量稍低 ２个能量稍高，电子在这６个能谷中的分布不再是均匀的。在布里渊区［０１０］、［００１】 两个方向上的４个能谷要比［１００］方向上的两个能谷的能量低，相应的电子密度则 较高。这样，对于以（１００）Ｓｉ为衬底的应变ＳｉＧｅ薄层，电子在薄层生长方向（纵 向）和平行于薄层平面方向（横向）上的迁移率就具有很强的各向异性特征。此 外，在讨论应变薄层的载流子迁移率时，还应将合金散射机构考虑进去。 电子在Ｐ型应变Ｓｉｌ．ｘＧｅ）【薄层沿纵向运动时的室温迁移率【１４２】：∥一，矿２（｝≥专瑞）（１＋ａ－ｘ＋ａｚｘ２＋ａｓｘ３）＋∥ｎ，ｒａｉｎ（２－３０）∥。。曲＝１ ７５ｃｍ２／（Ｖｓ）ＪＬｌ。．一＝１ ３５０ｃｍ２／（Ｖｓ），ａｌ＝一３．０２，ａ２＝一７．０８，口３＝５３．０８，卢＝５／８Ⅳｏ＝１．１×１０１７（１＋１４．６５ｘ）ｃｍ。３，ＮＡ为Ｓｉｌ．ｘＧｅｘ掺杂浓度第一二章应变Ｓｉ／ＳｉＧｅ的物理特性研究空穴在Ｐ型应变Ｓｉ］嘱Ｇｅ，【薄层沿横向运动时的室温迁移率：卢ｐ，Ⅳ２（｛等揣＋ＪＬｆｐ。。血）（１＇＋ａｌｘ＋Ｏ［２ｘ２＋ａ３Ｘ３）ＪＬｌｐ，一＝６２５ｃｍ２ Ｉ（Ｖｓ），ｌｚｐ，曲＝４０ｃｍ２／（ｖｓ）Ｐｐ，ｖ（２―３１）其中口ｌ＝－０．５，口２＝２７．８７，口３＝一２５．５２，卢＝５／８，Ｎｏ＝１．４３×１０１７ｃｍ。。 空穴在Ｐ型应变Ｓｉｌ哦Ｇｅｘ薄层沿纵向运动时的室温迁移率：２百万商７＂儿曲 ２可筹咿饥，曲（２－３２）Ｉ（Ｖｓ）∥ｐ，ｏ＝４００＋２９ｘ＋４７３ｘ２ｃｍ２／（ｖｓ）ＪＬｌ卢，。ｌｉｌＩ＝４４―２０ｘ＋８５０ｘ２ｃｍ２％－２．３５ Ｘ１０１７ｃｍ一，卢＝０．９，ＮＡ为Ｓｉｌ－ｘＧｅｘ掺杂浓度室温下，Ｐ型应变ＳｉＧｅ合金中的电子的纵向迁移率随浓度及Ｇｅ组分变化的情 况如图２．１１所示。由图中可见．，重掺杂下电子的迁移率对组分不敏感。蛳‘：，一；，一―’、－。兰≯“酽”ｋ?２×ｌｏ”厶一！童Ｎ－薰 薹； ，‘．―，～―｝赶ｉ Ｏ．ＯＯ Ｏ．０５．Ｉ‰一ｌｏ”‘＿―，Ｆ▲－ｌｄ－‘ｍ?。０．１０ｏ．１５Ｏ．２０图２．１１Ｐ型Ｓｉ］。Ｇｅｘ电子纵向迁移率随Ｇｅ组分及杂质浓度的关系图２．１２Ｐ型Ｓｉｌ．。Ｇｅ）‘空穴的横（纵）向迁移率随Ｇｅ组分及杂质浓度的关系硅基应变ＭＯＳＦＥＴ的设计和研究２．４本章小结本章对应变Ｓｉ和应变ＳｉＧｅ材料的物理特性进行了研究。包括应变Ｓｉ／ＳｉＧｅ的 形成和结构特点，还重点研究了应变对能带结构的影响，如应变对导带、价带、 禁带宽度和能带偏移量的影响，并在此基础上讨论了应变Ｓｉ和应变ＳｉＧｅ的电子和 空穴迁移率模型。第三章应变Ｓｉ ＭＯＳＦＥＴ阈值电压与亚阈电流模型研究第三章应变Ｓｉ ＭＯＳＦＥＴ阈值电压与亚阈电流模型研究本章建立应变Ｓｉ ＭＯＳＦＥＴ的阈值电压模型和亚阈电流模型，用ＩＳＥ器件仿真 工具对所建模型进行验证，并分析主要结构物理参数对阈值电压和亚阈电流的影 响，为应变Ｓｉ ＭＯＳＦＥＴ的结构参数优化设计提供理论依据。３．１应变Ｓｉ ＮＭＯＳＦＥＴ阂值电压与亚阈电流模型本节通过求解二维泊松方程，为ＭＯＳＦＥＴ建立了耗尽条件下表面势模型，利 用传统的漂移．扩散理论，在表面势模型的基础上得到了该器件的阈值电压模型和 亚阈电流模型，并通过与二维器件数值模拟工具ＩＳＥ的结果做比较，证明了所建 立的模型的正确性。文章还根据所建立的模型，分析了亚阈电流跟Ｓｔｒａｉｎｅｄ．Ｓｉ应 变度的大小，掺杂浓度，源漏结深以及衬底电压的关系。山、山ｔ。。Ｇａｔｅ：；：ｏ：；＝＝＝；Ｇａｌｃ‘卜―＞ｘｏｘｉｄｅ＝：；：ｊ：：：：：：：；＝＝＝ｉ：：：：：： Ｄｒａｉｎｎ＋帝 个乍ｏｕｒｃｅ 山ｌＳｔｒａｉｎｅｄ．Ｓｉｔｄｒ．ｊ ｎ＋－Ｉ。ｙＪ，ＩＮＡｅｆｆ， 、、 ，ＬＳｉｔ－ｘＧｅｘ ｓｕｂｓｔｒａｔｅ图３．１Ｓｔｒａｉｎｅｄ．ＳｉＮＭＯＳＦＥＴ的结构示意图３．１．１器件结构图３．１给出了Ｓｔｒａｉｎｅｄ．Ｓｉ ＮＭＯＳＦＥＴ的结构示意图。ｘ表示生长Ｓｔｒａｉｎｅｄ―Ｓｉ材 料的弛豫ＳｉＧｅ层的Ｇｅ组分，Ｘ等于零时，该器件为Ｓｉ ＮＭＯＳＦＥＴ。沟道区的掺杂浓度为Ｍ，考虑源漏电荷共享效应后，应将掺杂浓度心用等效掺杂浓度来表示 Ｍ∥”¨，下文将给出具体等效的方法。３０硅基应变ＭＯＳＦＥＴ的设计和研究强反型层出现之前，图３．１所示的Ｓｔｒａｉｎｅｄ．Ｓｉ ＮＭＯＳＦＥＴ二维泊松方程可以写为：乞＝ｆ嚣＝面ｉｊ＝厩是耗尽层宽度。ＮＡ够为沟道区的有效掺杂浓度ｎ４３１。丁ａ２ｒ；６ｌ（ｘ，ｙ）＋劐２ 可ｃ３２ｑｂ（ｘ，ｙ）＋掣：一ｑＮＡｅｆ，（眶ｘ盟钿ｓｙ鳓（３－２）Ｏｔｇｘ２ ａｙｘ２：盟，ｓ＆（鲣ｘ盟，畦ｙ矧（３－１）、一一一。一…７、一一 ￡岛国Ｏｙ２…一。一”其中赡≈蜃丽，Ｙｏ≈ ｇ岭卟兰［（府－１］＋（再一?］］｝，ｐ３，九谨一虹，△虹一等岫曙Ｎ ｓＳｉ）＇Ｉ矿．Ｊ圪埘＆＝圪噼＋△圪ｆ，妇，圪墒２等＋九舻峨一半岫（老），ｒｊ表示源漏结结深，Ｌ为沟道长度。Ａ如踟ｆ为ＳｉＧｅ导带底相对于Ｓｉ的偏移量，△魄妇为ＳｉＧｅ相对于Ｓｉ的禁带宽度减小量，ＮＥＳｉＧｅ分别为ＳｉＧｅ价带有效状态密度。锄为表面沟道进入强反型时的表面势。 漏电压较小时，沿着Ｙ方向（纵向）的电势分布可以用简单的抛物线描述，即：咖（ｘ，Ｙ）＝九（ｘ）＋ｑｌ（ｘ）ｙ＋ｑ２（ｘ）Ｊ，２， 也（ｘ，Ｙ）＝∥０＋ｃ２ｌ（ｘ）ｙ＋ｃ２２（ｚ）ｙ２，（Ｄ５ｘ５￡，Ｏ＜ｙ蚓（３－４） （３－５）（Ｄｓｘ盟，ｔ。ｓｉ＜Ｙ ５劲其中ｑｌ（ｘ），ｃ１２（ｘ），Ｃ２ｌ（ｘ）和Ｃ２２（ｘ）仅是关于Ｘ的函数。 求解方程（１０），（１１）的边界条件如下：第三章应变Ｓｉ ＭＯＳＦＥＴ阈值电压与亚阈电流模型研究３ｌ（１）Ｓｔｒａｉｎｅｄ―Ｓｉ／Ｓｉ０２界回阴电迥重连绥［型ｄｙ］Ｊｙ＝０＝詈（笔丝］Ｌ ％ＬｏＪｐ６，、７唿＝‰一％，螂，‰为栅源之间的压降。‰。幽为平带电压，对于应变ＳｉＮＭＯＳＦＥＴ，平带电压由于应变，有：‰，麟＝‰，岛＋△‰，，（３－７）其中‰＝丸一氏，‘丸＝等＋等＋俳簿，帆＝讪（老］，％，＝芋＋等ｍ（瓮］ｏＪ丸为栅电极功函数，丸，如圆，ｚ＆，‰分别为普通硅的功函数，费米能级，电子亲和能和禁带宽度，丸为金属功函数。Ａ Ｅｃ，ｓｓｉ为应变Ｓｉ导带底偏移量，△魄ｓｓｉ为应变Ｓｉ禁带宽度减小量。Ｖｒ＝ｑ／ｋＴ，Ｍ＆，Ⅳ嘲分别为普通硅和Ｓｔｒａｉｎｅｄ－Ｓｉ价带有效状态密度，聊＿，＆和脚＿，ｓＳｉ分别为普通硅和Ｓｔｒａｉｎｅｄ―Ｓｉ空穴状态密度有效质量。 （２）耗尽层界面的电通量连续［掣Ｌ＝。识（ｘ，ｋ）＝也（ｘ，‰）（３－８）（３）Ｓｔｒａｉｎｅｄ―Ｓｉ／Ｒｅｌａｘ ＳｉＧｅ界向处电势和电ｊ恿量连续 （３－９）［掣Ｌ＝詈［掣Ｌ（４）源漏端的电势分别为：ｐ㈣办（ｏ，０）＝九（０）＝Ｋ西＋圪，，幽（３―１１） （３―１２）咖（厶０）＝九（三）＝‰＋圪，，幽＋‰用以上的边界条件，可以求出（３―４），（３―５）式的系数ｑ。（ｘ），ｃ１２（ｘ），ｃ２ｌ（ｘ）和乞：（ｘ） 求出，将（３．４），（３－５）ｘ－￡代／Ｘ，（３．１１）（３．１２）ｘ－式并令ｙ＝Ｏ可得：这里矿＝争嚣器学，学彳九（ｘ）＝ｐ（３－１３）３２硅基应变ＭＯＳＦＥＴ的设计和研究ｐ２ｉｑＮＡＰｇ一唿虿Ｃｏ．Ｃ雨，ｓ，＋万２Ｃｏ．丽Ｃｓ，ｃ＂一丽２丽ＶｓｕｂＣｓｌＧｅｌ，其邙Ｇｓｉ＝ｅｓ／ｔｓｉ，Ｃ伍产￡√ｔｏ。ｃ，ｃｓ蛾＝￡ｓｌＧ八ｔｄ－ｔ３ｓ冉。方程（３―１３）为简单的二阶常微分方程，其解的形式为：晚（ｘ）＝么ｅｘｐ（口ｘ）＋Ｂｅｘｐ（一ａｘ）一仃仃＝卢屈２由边界条件（３．８）弋３－１２）式可以求解出（８）式中的常数为：（３－１４）么：ｌ量兰型ｌ三兰生堕ｌ二兰釜二！！尘二』手釜生±！｛兰里二二幽ｌｅｘｐ（一ａ三）７１）５１．３（ ｌ” ―ｅｘｐ（－２ａＬｌ、Ｂ＿』坠堕吐１氅ｅｘｐ堕（－２ａ Ｌ乒迦型ｌＩ一（３－１６）、 ’）Ｉ至此可以得到表面势。 ３．１．３阈值电压模型根据上节所得到的表面势，现在推导出阈值电压。通过计算（３．１４）式对ｘ求 导为零，可以得到表面势的最小点： 九．ＩＩｌｉ。＝２ｘｌＡＢ一仃 当沟道进入强反型的时候，最小表面势等于二倍费米能级，即：（３―１７）将（３―１７）（３―１８）式代入（３―１４）可以得到阈值电压模型：Ⅷｆ华］识，ｍｉｌｌ＝％（３－１８）ｐ柳其中Ｋ＝２ｅｏｓｈ（ａＬ）一２一ｓｉｎｈ２（ａ三） （３―２０）ｒ／Ｉ－－－圪ｆｌ（１一ｅｘｐ（ａＬ））＋ｓｉｎ２ｈ（ａＬ）?（２丸一２ｕ）一圪，２（１一ｅｘｐ（一ａ三）） 毒＝圪ｎ圪ｆ２一ｓｉｎ２ｈ（ａＬ）?（丸一“）２ ％Ｉ＝Ｋ粥＋（１一ｅｘｐ（―ａ￡））（∥０＋％．嫂一甜） 圪ｆ２＝一形第＋（ｅｘｐ（ａＬ）一１）（形曲＋圪ｆ．幽一Ｕ）“＝瓦万２．Ｃｋｓ＊Ｇ‰ｅＣ＊ｓ＋＊ｚ‰ｋ Ｖ．，．一警一等 ２ＣＳｎＧＩＳｓ受＋乙Ａ●ｓ懿七ｚ乙ＳｂＧｐ％￡Ｓｉａｚ６第三章应变Ｓｉ ＭＯＳＦＥＴ阂值电压与亚阈电流模型研究３３６：三垒刍±刍生±兰坠生巳％＋２％Ｑ３．１．４亚阈电流模型亚阈值区的电流可以表示为： ｌ舶＝ＪＦｓ晡０―２１）其中厶为电流密度，∥是器件的沟道宽度；＆矿为垂直于Ｓｔｒａｉｎｅｄ―Ｓｉ／Ｓｉ０２界面 的有效沟道厚度，其值等于垂直沟道方向上电势改变一个热电势Ｋ时的距离１１４４１。根据高斯定理，弱反型时表面电场的垂直分量。因此有效沟道厚度鼢为：ｓ够＝一０￡ｓ陆。｝２ｑＮ懈睢Ｓ根据漂移．扩散理论，ＮＭＯＳＦＥＴ结构中的电流密度可以表示为：ｏ－２２）以＝ｇｈ讹掣＋乜掣ＩＳｔｒａｉｎｅｄ．Ｓｉ（３－２３）其中九（ｘ）是沟道前表面势，刀∽是沿沟道方向的电子密度，Ｄｎ是电子的扩散系数，和热电势Ｖｔ，电子迁移率口ｎ可以表示为爱因斯坦关系Ｄ：Ｖｔ／．／ｎ。所以 ＮＭＯＳＦＥＴ的亚阈电流可表示为：‰＝叻Ｋ扁纛卜）心掣＋乜警］确定