5.存储器电路电路是如何工作的?

来源：蜘蛛抓取(WebSpider) 时间：2017-12-10 00:40 标签： 六管sram存储元电路
【图文】第5章 内存储器及其接口_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
第5章 内存储器及其接口
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢【图文】第5章存储器系统_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
第5章存储器系统
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢【图文】第5章_存储器1_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
第5章_存储器1
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢五、画出MOS六管静态和动态存储单元的电路原理图，并简述信息写入、读出的工作过程。_百度知道
五、画出MOS六管静态和动态存储单元的电路原理图，并简述信息写入、读出的工作过程。
我有更好的答案
T3截止为0状态，T3导通，构成基本触发器，T3与T4构成另一个反相器，他们用来控制触发器输出端与位线之间的连接状态。T7，工作情况与T5，才能对它进行读或写、T8也是门控管、T1截止为1状态。T5、T6类似。但并不是每个存储单元都需要这两只管子，而是一列存储单元用两只（见图7，两个反相器的输入与输出交叉连接1、六管NMOS静态存储单元由六只NMOS管（T1～T6）组成。T1与T2构成一个反相器，作为数据存储单元。T1导通.1－3）。所以，只有当存储单元所在的行、T6是门控管，由Xi线控制其导通或截止，其导通与截止受Yi线控制，他们是用来控制位线与数据线之间连接状态的、列对应的Xi、Yi线均为1时，该单元才与数据线接通
采纳率：40%
在I/O线上输入高电位，B点，使T1管导通，T2管截止，至此“0”写入存储元。
其他类似问题
电路原理图的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
第5章内存储器系统讲解.ppt 146页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
下载提示
1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值，立即自动返金币，充值渠道很便利
你可能关注的文档：
··········
··········
存储器容量扩展的三种方法 (2) 字扩展 要求：
用1K×８位的SRAM芯片
? 2K×8位的SRAM存储器
字扩展 分析地址： A10用于选择芯片 A9~A0用于选择芯片内的某一存储单元 字扩展 容量= 211× 8位 举例验证: 读地址为 0的存储单元的内容 读地址为 10 … 0 的存储单元 的内容 (3) 字位扩展 需扩展的存储器容量为M× N位 , 已有芯片的容量为L× K位 (L&M,K&N) 例1：设CPU有16根地址线，8根数据线，并用MREQ#作访存控制信号（低电平有效），用R/W#作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K*4位SRAM；4K*8位SRAM；8K*8位SRAM；2K*8位ROM；4K*8位ROM；8K*8位ROM；及3：8译码器和各种门电路。 要求：主存的地址空间满足下述条件：最小8K地址为系统程序区（ROM区），与其相邻的16K地址为用户程序区（RAM区），最大4K地址空间为系统程序区（ROM区）。 请画出存储芯片的片选逻辑,存储芯片的种类、片数 画出CPU与存储器的连接图。 解题 第二步：选择芯片 最小8K系统程序区←8K*8位ROM，1片 16K用户程序区←8K*8位SRAM， 2片； 4K系统程序工作区←4K*8位SRAM， 1片。 第三步，分配CPU地址线。 CPU的低13位地址线A12~A0与1片8K*8位ROM和两片8K*8位SRAM芯片提供的地址线相连；将CPU的低12位地址线A11~A0与1片4K*8位SRAM芯片提供的地址线相连。 第四步，译码产生片选信号。 注意：①片内地址 vs. 片外地址 注意② 存储器的地址空间 这是2KB存储器空间 例2： 设有若干片256K×8位的SRAM芯片，问如何构成2048K×32位的存储器？需要多少片RAM芯片？该存储器需要多少根地址线？画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：采用字位扩展的方法。 SRAM芯片个数：K ×32/8 = 32片 每4片一组进行位扩展，共8组芯片进行字扩展 片选：该存储器需要21条地址线A20～A0，其中高3位用于芯片选择接到74LS138芯片的CBA，低18位接到存储器芯片地址。 MREQ#：作为译码器的使能信号。 5.6
高速缓冲存储器技术 　Cache工作原理 　Cache读写操作 　Pentium PC的Cache
Cache的基本原理
1、Cache的特点 Cache是指位于CPU和主存之间的一个高速小容量的存储器，一般由SRAM构成。
Cache功能：用于弥补CPU和主存之间的速度差异，提高CPU访问主存的平均速度。 设置Cache的理论基础，是程序访问的局部性原理。 Cache的内容是主存部分内容的副本，Cache的功能均由硬件实现，对程序员是透明的。 2、Cache的工作原理 Cache的速度比主存快5－10倍。 存储器系统的层次关系 Cache的原理图 5.6.2 主存与Cache的地址映射方式 讨论的问题：如何根据主存地址，判断Cache有无命中并变换为Cache的地址，以便执行读写。有三种地址映射方式：
讨论前提：Cache的数据块称为行，主存的数据块称为块，行与块是等长的；主存容量为2m块，Cache容量为2c行，每个字块中含2b字。 1、直接映射 特点：是一种多对一的映射关系：主存的第i块一定映射到Cache的第j行，且： 2、全相联映射 特点：是多对多的映射关系：对于主存的任何一块均可以映射到Cache的任何一行。 优点：机制灵活，命中率高。 缺点：比较器电路难于设计和实现，因此只适合于小容量的Cache。 3、组相联映射 特点：将Cache的行分成2c-r组，每组2r行。主存的字块存放到Cache中的哪个组是固定的，至于映射到该组哪一行是灵活的，即有如下函数关系： 5.6.4
Pentium PC的Cache 　Pentium PC机是一个单CPU系统，它采用了两级Cache结构。集成在Pentium CPU内的Cache称为L1级Cache，其容量为16KB，采用2路组相联映射方式，每行32B。安装在主板上的Cache称之为L2级Cache，其容量为512KB，也采用2路组相联映射方式，每行可以是32B、64B或128B　 1、L1级Cache Pentium CPU内部数据Cache的结构。数据Cache采用2路组相联结构来分成128组,每组2行,每行32B,数据总容量是128×2×32B=8KB,每路4KB。使用32位物理地址寻址,其中A31～A12共计20位地址作为Cache中的20位标记,组号由A1
正在加载中，请稍后...

我要回帖

更多关于 六管sram存储元电路 的文章

 

随机推荐