硬件设计硬件工程师设计宝典待遇怎么样好不好

来源：蜘蛛抓取(WebSpider) 时间：2017-12-25 06:46 标签： 硬件设计工程师
硬件开发工程师面试经验 - 共48条真实硬件开发工程师面试经验分享 - 职业圈
硬件开发工程师 专题汇总
硬件开发工程师 面试经验分享列表，共48条
面试时间：2016面试职位：硬件开发工程师分享时间：2016-10
面试经历：
但是他们强调，有一些解释是不必要，甚至是画蛇添足的，他们更强调的是用事实来说话。这一点，在我整个面试过程中都强烈感受到了。大企业的风范，很赞。 关于HR： 去之前wuwuku就专程过来告诉了我一点她的感受，关于HR，关于公司，关于发展…… 让我很是好奇这个公司到底是怎么样的。也许是这种心态过于强烈，总是不知不觉在比较，在感受，反而在面试过程中没有好好发挥，更多的是在和HR聊对他们公司的印象和自己的一些想法(呵呵，我非常诚实地告诉他们，我一开始投地处南方的中广核主要是因为家庭原因，一来妹妹读电力专业学校的，希望能一起收到 offer，二来家里是电力行业的，传统热电，爸爸妈妈更希望我去核电这种新能源行业什么的。)，HR也非常热心地给我解答这些问题，还分享他们在中广核工作和成长的感受，人超级NICE。还有吓了我一跳的是，居然三个HRGG都是技术而不是HR专业，可是他们所表现出来的对人的关注和透视程度……真的让我觉得非常厉害。也让我更赞同这家企业了。
面试官提的问题：
针对项目提问，解释系统参数怎么来的？你们项目组成员多少人？每个的优缺点？至今为止最想感谢的一个人？
面试感觉：不好
面试难度：困难
应聘途径：校园招聘
面试时间：2016面试职位：硬件开发工程师分享时间：2016-10
面试经历：
首先把简历交给面试官，然后自我介绍，面试官应该是公司的技术主管，主要根据你简历的内容来提问你，重点在于你所做的项目，整体过程还是比较轻松的。面试官不会问什么刁难的问题，不过面试完整体感觉锐捷对于网络基础知识要求比较高，会更倾向于要那些懂一些专业软件，专业对口的学生，如果专业只是擦边，那就要有参加国电子设计竞赛，并且获奖才有比较大的优势。
面试官提的问题：
我是电气工程与自动化学院电机与电器专业的研究生面试官问的第一个问题是：1、你们电气主要偏重弱电，但我们锐捷做的主要是强电，你觉得你到锐捷做得来吗？我的回答是：电气有分一次强电跟二次继电保护环节的，二次继保属于弱电环节，而我研究生阶段刚好就是做电力系统故障检测这块的，属于弱电环节，并且所做的项目偏向于硬件，涉及到较多的弱电电路设计。感觉就是尽量用自己有的优势来弥补自己专业上的偏差。2、再来就是问模拟电子学得怎样，懂不懂一些电路软件，懂不懂通信基础，懂不懂一些较为专业的软件之类的。
面试感觉：一般
面试难度：难度一般
应聘途径：校园招聘
面试时间：2017面试职位：硬件开发工程师分享时间：2017-12
面试经历：
公司的HR非常具有亲和力，因还未离职给我安排了周六下午的面试，公司位置非常不错，环境非常具有时尚科技感，总共经过两轮面试，第一轮公司技术面（笔试+技术问题面试），面试官非常专业，笔试题目非常接近实际应用，做得不是很好。总共持续了大概1个半小时，第二轮公司技术技术总监电话面试，本来约好现场面试，因时间原因确定电话面试，面试大概30分钟左右，问了很多产品，研发及技术设计相关问题，感觉答得一般般，但是还是很期待结果。可是过了两个多星期。都没消息。应该是没戏了；总之，这是一家非常专注医疗产品研发的公司，前景非常好。
面试官提的问题：
你做过的产品中关于天线是怎样设计、选型及调试的？因为我是做消费类电子应用，不涉及到天线的设计，主要是天线选型及应用调试，关于选型主要分三个方面，1.性能要求，2.layout空间及结构，2.成本，关于应用调试，电路设计上会预留π型设计，采用网络分析仪器调试，（2.4G或5G各选3个点），阻抗尽量接近50欧姆，回波尽量调试-10一下，实在不行-7以下也可以。
面试感觉：一般
面试难度：困难
应聘途径：网上申请
面试时间：2017面试职位：硬件开发工程师分享时间：2017-09
面试感觉：一般
面试难度：难度一般
应聘途径：校园招聘
面试时间：2016面试职位：硬件开发工程师分享时间：2016-09
面试感觉：不好
面试难度：很简单
应聘途径：校园招聘
面试时间：2015面试职位：硬件开发工程师分享时间：2017-06
面试感觉：一般
面试难度：难度一般
应聘途径：校园招聘
面试时间：2017面试职位：硬件开发工程师分享时间：2017-02
面试感觉：不好
面试难度：难度一般
应聘途径：社会招聘
面试时间：2016面试职位：硬件开发工程师分享时间：2016-12
面试感觉：一般
面试难度：简单
应聘途径：招聘会
面试时间：2018面试职位：硬件开发工程师分享时间：2018-03
面试感觉：一般
面试难度：难度一般
应聘途径：校园招聘
面试时间：2018面试职位：硬件开发工程师分享时间：2018-03
面试时间：2017面试职位：硬件开发工程师分享时间：2017-11
面试感觉：一般
面试难度：难度一般
应聘途径：猎头
面试时间：2017面试职位：硬件开发工程师分享时间：2017-10
面试感觉：不好
面试难度：难度一般
应聘途径：网上申请
面试时间：2017面试职位：硬件开发工程师分享时间：2017-10
面试时间：2017面试职位：硬件开发工程师分享时间：2017-04
面试感觉：不好
面试难度：难度一般
应聘途径：猎头
面试时间：2014面试职位：硬件开发工程师分享时间：2014-11
面试感觉：一般
面试难度：难度一般
应聘途径：网上申请
面试时间：2016面试职位：硬件开发工程师分享时间：2016-11
面试感觉：不好
面试难度：难度一般
应聘途径：网上申请
面试时间：2016面试职位：硬件开发工程师分享时间：2016-11
面试时间：2016面试职位：硬件开发工程师分享时间：2016-10
面试感觉：一般
面试难度：难度一般
应聘途径：网上申请
面试时间：2016面试职位：硬件开发工程师分享时间：2016-10
面试感觉：不好
面试难度：简单
应聘途径：校园招聘
面试时间：2014面试职位：硬件开发工程师分享时间：2014-10
面试感觉：很好
面试难度：难度一般
应聘途径：校园招聘
硬件开发工程师 &热门职位面试经验
其它职位面试
最新面试经验硬件开发工程师&徐州赫思曼电子有限公司
职位类别：
工作地区：
徐州市经济开发区宝莲寺路11号
职位性质：
更新时间：
招聘人数：
职位月薪：
学历要求：
年龄要求：
外语水平：
企业认证：
星级评定：
0.0（7人评价）
实时获得最新招聘信息
工作职责：1.&承担公司新产品开发，负责硬件产品设计工作；2.&制定新产品开发各个阶段的测试方案，并参与各阶段测试；3.&校对和审核设计文件，整理硬件设计相关文档；4.&对产品出现质量问题提供技术支持；5.&参与或承担产品获取相关认证工作；6.&安全、质量执行；7.&完成公司交给的其他任务。&任职资格：知识要求：1.熟练掌握电子、电路设计相关知识，熟悉常用CPU相关处理器（ARM、PowerPC等的相关设计与调试；2.熟练使用各种测试设备及调试工具，熟练使用电子设计工具，如protelPCB设计工具；3.熟悉各种环境测试标准和EMC、EMI电磁兼容设计的相关知识；4.熟练使用C或C++编程语言。能力要求：1.具有严密的逻辑思维能力；2.具备善于发现问题，分析问题的能力；3.具有善于创新的能力；4.较强的沟通能力，团队合作能力强；5.自我驱动，抗压能力强；6.熟练的英文口头和书面交流能力；岗位素质要求：1、忠诚公司：通过本职工作，扭转局势，创造新局面2、团队精神：大方传播必要信息助于别人成长或工作3、指挥：指挥具有艺术性，成员不易违规
微信找工作更便捷扫描或用微信搜索微信：hbrccom
手机客户端扫描或者直接
请后查看联系方式，如果没有帐号请
其他方式登录：
应聘过该职位的人还应聘过的职位
微信找工作更便捷微信扫一扫或用微信搜索微信号：hbrccom
安卓手机客户端更省流量手机扫描下载或者直接
分地区招聘信息
按月薪查找职位
最新招聘会信息
河北地区招聘信息
? 版权所有 Copyright 2012 All rights reserved.
还没有博才账号
其他账号登录硬件设计工程师&海天塑机集团有限公司
职位类别：
工作地区：
职位性质：
更新时间：
招聘人数：
职位月薪：
工作年限：
学历要求：
年龄要求：
外语水平：
企业认证：
星级评定：
0.0（2人评价）
实时获得最新招聘信息
要求：电气自动化专业或计算机相关专业，本科或硕士研究生学历，主要从事CNC系统软件设计、硬件设计。
微信找工作更便捷扫描或用微信搜索微信：hbrccom
手机客户端扫描或者直接
请后查看联系方式，如果没有帐号请
其他方式登录：
应聘过该职位的人还应聘过的职位
微信找工作更便捷微信扫一扫或用微信搜索微信号：hbrccom
安卓手机客户端更省流量手机扫描下载或者直接
分地区招聘信息
按月薪查找职位
最新招聘会信息
河北地区招聘信息
? 版权所有 Copyright 2012 All rights reserved.
还没有博才账号
其他账号登录数字集成电路高级设计工程师待遇怎么样好不好_百度知道
数字集成电路高级设计工程师待遇怎么样好不好
我有更好的答案
1、集成电路设计工程师的工资是依据学历和工作经验决定的，比如说应届本科生的工资大概为元每月，而应届硕士研究生则工资能达到将近一万每月，而有3年工作经验的本科生工资也能达到8000左右。2、集成电路设计涉及对电子器件（例如晶体管、电阻器、电容器等）、器件间互连线模型的建立。所有的器件和互连线都需安置在一块半导体衬底材料之上，这些元件通过半导体器件制造工艺（例如光刻等）安置在单一的硅衬底上，从而形成电路。目前最常使用的衬底材料是硅。设计人员会使用技术手段将硅衬底上各个器件之间相互电隔离，以控制整个芯片上各个器件之间的导电性能。PN结、金属氧化物半导体场效应管等组成了集成电路器件的基础结构，而由后者构成的互补式金属氧化物半导体则凭借其低静态功耗、高集成度的优点成为数字集成电路中逻辑门的基础构造。设计人员需要考虑晶体管、互连线的能量耗散，这一点与以往由分立电子器件开始构建电路不同，这是因为集成电路的所有器件都集成在一块硅片上。金属互连线的电迁移以及静电放电对于微芯片上的器件通常有害，因此也是集成电路设计需要关注的课题。
采纳率：100%
来自团队：
为您推荐：
其他类似问题
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。

我要回帖

更多关于 硬件设计工程师 的文章

 

随机推荐