教你如何选择接口，将外部数据传给电脑
上传时间为：
外部设备如何将数据传给电脑呢？无非就是看电脑上都有什么接口提供给你来传输数据使用，可该如何选择这些接口呢？
首先，先来看下电脑提供给用户作为数据传输的接口有哪些：
1、并口 并 口又称为并行接口。目前，并行接口主要作为打印机端口，采用的是25 针D 形接头。所谓“并行”，是指8
位数据同时通过并行线进行传送，这样数据传送速度大大提高，但并行传送的线路长度受到限制，因为长度增加，干扰就会增加，采集数据也就容易出错。目前计算 机基本上都配有并口。
2、串口 串 口叫做串行接口，现在的PC 机一般有两个串行口COM 1 和COM 2
。串行口不同于并行口之处在于它的数据和控制信息是一位接一位地传送出去的。虽然这样速度会慢一些，但传送距离较并行口更长，因此若要进行较长距离的通信 时，应使用串行口。通常COM 1 使用的是9 针D 形连接器，也称之为RS-232接口，而COM 2 有的使用的是老式的DB25
针连接器，也称之为RS-422接口，不过目前已经很少使用。
3、USB接口 USB 即“Universal Serial Bus ”，中文名称为通用串行总线。这是近几年逐步在PC 领域广为应用的新型接口技术。USB接口具有传输速度更快，USB接口支持热插拔以及连接多个设备的特点。目前已经在各类外部设备中广泛的被采用。目前USB接口有两种：USB1.1和USB2.0。理论上USB1.1的传输速度可以达到12Mbps/秒， USB接口2.0则可以达到速度480Mbps/秒，并且可以向下兼容USB1.1。
除以上接口之外，电脑还提供了一些扩展槽给用户用来进行传输，例如：ISA插槽、EISA插槽、VESA插槽及PCI插槽等。但由于这些数据USB接口都位于电脑主板上，使用时需要把电脑主机打开，才能把设备连接到电脑上，很是麻烦，这里不再介绍。
那么我们该选用什么USB接口来方便快速的传输数据呢？
并口，由于速度的局限性导致其逐渐被淘汰，目前大多只有台式机连接某些打印机使用，而笔记本电脑更是直接去掉了并口。
串口，也就是COM1口，也称之为RS-232接口。RS-232接口有着简单的协议，操作方便而被很多人用作数据传输使用，但由于RS-232属于单端 信号传送，存在共地噪声和不能抑制共模干扰等问题，因此一般用于20m以内的通信；并且由于其电气特点，传输速度一般只有每秒50、75、100、 150、300、600、、、1波特。 USB接口，目前市面上主要都是USB2.0接口，他只有4根线，两根电源两根信号，故信号是串行传输的，但他的传输速率达到了480Mbps，这算为MB为60MB/s，足以满足大多数外设的速度要求；由于USB接口的信号线是一组差分线，所以能很好抑制共地噪声和共模干扰等，并且支持热插拔。
很明显USB接口各项特性都满足我们的“方便、快速”的宗旨。如果我们的设备是类似于U盘、鼠标、键盘等通用的设备时，操作系统里就有他们的驱动了，我们连接上设备就可以直接使用。 如果我们的设备不是这些通用的设备时，我们该如何让系统识别我们自己的USB设备，并传输数据呢？ 1. 自己遵照USB2.0协议来编写USB2.0协议来传输自己的数据； 2. 使用协议封装芯片，来传输自己的数据。 第一种方法，由于USB2.0协议过于复杂，不是什么人都能编写出来的，对于大多数人来说不太适合。 第二种方法，目前最流行的USB协议封装芯片是Cypress（赛普拉斯）公司的CY7C68013系列芯片了，该芯片将USB协议完全封装起来了，你只要对芯片进行一些编程设置，就可以有属于自己的USB接口了。相比于第一种方法，复杂度降低了很多，而且开发周期也缩短了很多。但该方法要求用户对CY7C68013系列芯片的内部结构比较熟悉，从而也有一定难度。 这时肯定有人问了，有没有一种我们不需要了解什么CY7C68013系列芯片的内部结构，也不需要对其编程，我们只想发送什么数据，电脑就收到什么数据的一种芯片，或者模块呢？ 下面我将给大家介绍一款不需要用户进行太多的操作，就能实现用户想发送什么数据，就收到什么数据的一款模块：USB20D模块。 USB20D 模块是一块USB协议封装模块，他将USB协议完全的封装起来了，不需要用户对其进行任何的编程操作。USB20D模块面对用户提供的是最简单的并行接 口，用户只要按照普通并行接口的操作就可以通过USB接口发送或接收自己的数据了，而且是你发送什么数据就收到什么数据，不会牵扯到任何有关USB协议的 问题。而且传输速度是32MB/s（字节/每秒），这里是纯数据的速度。
这时肯定会有疑问，USB2.0的传输速度不是60MB/s吗？首先60MB/s这是理论的最高速度，实际是有偏差的；然后这60MB/s的速度中包含有USB协议的部分在其中，所以纯数据速度是达不到60MB/s的。
文章来源网络相关阅读：
作者其它经验
这个家伙很懒，什么都没有留下。
作者其它经验单片机、电路板
连接器、接插件
其他元器件
CypressHOTLinkII单路收发器方案
CypressHOTLinkII单路收发器方案
Cypress公司的CYP(V)15G0101DXB单路HOTLinkII收发器是点对点通信解决方案，能在高速串行连接如光纤，平衡和不平衡铜传输线中传输高速信号，信号速率在195到1500MBaud。发送通路能接受输入寄存器中的并行字符，进行编码幷转换成串行数据，而接收通路则接受串行数据，转换成并行数据，幷把数据译码成字符。本文介绍了CYP(V)15G0101DXB评估板的主要性能，收发电路方框图以及评估板的详细电路图和所用材料清单（BOM）.TheCYP(V)15G0101
&&&&&& Cypress公司的CYP(V)15G0101DXB单路HOTLink II收发器是点对点通信解决方案，能在高速串行连接如光纤，平衡和不平衡铜传输线中传输高速信号，信号速率在195 到1500 MBaud。&&&&&& 发送通路能接受输入寄存器中的并行字符，进行编码幷转换成串行数据，而接收通路则接受串行数据，转换成并行数据，幷把数据译码成字符。本文介绍了CYP(V)15G0101DXB评估板的主要性能，收发电路方框图以及评估板的详细电路图和所用材料清单（BOM）.&&&&&& The CYP(V)15G0101DXB[1] single-channel HOTLink II™ transceiver is a point-to-point communications building block allowing the transfer of data over a high-speed serial link(optical fiber, balanced, and unbalanced copper transmission lines) at signaling speeds ranging from 195 to 1500 MBaud.The transmit channel accepts parallel characters in an Input Register, encodes each character for transport, and converts it to serial data. The receive channel accepts serial data and converts it to parallel data, frames the data to character boundaries, decodes the framed characters into data and special characters, and presents these characters to an Output Register. Figure 1 illustrates typical connections between independent host systems and corresponding CYP(V)(W)15G0101DXB parts. As a second-generationHOTLink device, the CYP(V)(W)15G0101DXB extends the HOTLink II family with enhanced levels of integration and faster data rates, while maintaining serial-link compatibility (data, command, and BIST) with other HOTLink devices.The CYV15G0101DXB satisfies the SMPTE 259M and SMPTE 292M compliance as per the EG34-1999 Pathological Test Requirements. The transmit (TX) section of theCYP(V)(W)15G0101DXB single-channel HOTLink II consists of a byte-wide channel. The channel can accept either eight-bit data characters or pre-encoded 10-bit transmission characters. Data characters are passed from the Transmit Input Register to an embedded 8B/10B Encoder to improve their serial transmission characteristics. These encoded characters are then serialized and output from dual Positive ECL (PECL)-compatible differential transmission-line drivers at a bit-rate of either 10 or 20 times the input reference clock.The receive (RX) section of the CYP(V)(W)15G0101DXB Single-channel HOTLink II consists of a byte-wide channel. The channel accepts a serial bit-stream from one of twoPECL-compatible differential Line Receivers and, using a completely integrated PLL Clock Synchronizer, recovers the timing information necessary for data reconstruction. The recovered bit-stream is deserialized and framed into characters, 8B/10B decoded, and checked for transmission errors. Recovered decoded characters are then written to an internal Elasticity Buffer, and presented to the destination host system. The integrated 8B/10B Encoder/Decoder may be bypassed for systems that present externally encoded or scrambled data at the parallel interface.The parallel I/O interface may be configured for numerous forms of clocking to provide the highest flexibility in system architecture. In addition to clocking the transmit path interfaces from one or multiple sources, the receive interface may be configured to present data relative to a recovered clock or to a local reference clock.The transmit and the receive channels contain BIST pattern generators and checkers, respectively. This BIST hardware allows at-speed testing of the high-speed serial data paths in both transmit and receive sections, as well as across the interconnecting links.HOTLink II devices are ideal for a variety of applications where parallel interfaces can be replaced with high-speed, point-to-point serial links. Some applications include interconnecting backplanes on switches, routers, base-stations, servers and video transmission systems.主要特性：FeaturesSecond-generation HOTLink& technologyCompliant to multiple standards—ESCON&, DVB-ASI, Fibre Channel and Gigabit Ethernet (IEEE802.3z)—CPRI™ compliant—CYW15G0101DXB compliant to OBSAI-RP3—CYV15G0101DXB compliant to SMPTE 259M and SMPTE 292M—8B/10B encoded or 10-bit unencoded dataSingle-channel transceiver operates from 195 to 1500 MBaud serial data rate—CYW15G0101DXB operates from 195 to 1540 MBaudSelectable parity check/generateSelectable input clocking optionsSelectable output clocking optionsMultiFrame™ Receive Framer—Bit and Byte alignment—Comma or full K28.5 detect—Single- or Multi-Byte framer for byte alignment—Low-latency optionSynchronous LVTTL parallel input and parallel output interfaceInternal phase-locked loops (PLLs) with no external PLL componentsDual differential PECL-compatible serial inputs—Internal DC-restorationDual differential PECL-compatible serial outputs—Source matched for driving 50Ω transmission lines—No external bias resistors required—Signaling-rate controlled edge-ratesOptional Elasticity Buffer in Receive PathOptional Phase Align Buffer in Transmit PathCompatible with—Fiber-optic modules—Copper cables—Circuit board tracesJTAG boundary scanBuilt-In Self-Test (BIST) for at-speed link testingPer-channel Link Quality Indicator—Analog signal detect—Digital signal detectLow power 1.25W @ 3.3V typicalSingle 3.3V supply100-ball BGAPb-Free package option available0.25μ BiCMOS technology图1.HOTLink II 系统连接图图2. CYP15G0101DXB逻辑方框图The CYP15G0101DXB single-channel HOTLink II™ Transceiver is a point-to-point or point-to-multipoint communications building block allowing the transfer of data over high-speed serial links at signaling speeds ranging from 195 to 1500 MBaud.This document describes the operation and interface of the CYP15G0101DXB evaluation board. The evaluation board allows users to become familiar with the functionality of the CYP15G0101DXB.图3. CYP15G0101DXB评估板外形图Kit ContentsCYP15G0101DXB evaluation board (CYP15G0101DXB-EVAL)Dear Customer lettera CD containing— CYP15G0101DXB data sheet— CYP15G0101DXB-EVAL user’s guide— HOTLink II application notes— BSDL model— CYP15G0101_EVAL.PDA.图4. CYP15G0101DXB 发送部分方框图图5. CYP15G0101DXB 接收部分方框图下面是 CYP15G0101DXB 评估板电路图图6.&&CYP15G0101DXB-EVAL 评估板电路图图7.&&CYP15G0101DXB-EVAL 评估板发送和接收电路图图8.&&CYP15G0101DXB-EVAL 评估板控制信号电路图图9.&&CYP15G0101DXB-EVAL 评估板发送和接收时钟电路图图10.&&CYP15G0101DXB-EVAL 输入电源电路图下表是CYP15G0101DXB-EVAL 评估板所需材料清单(BOM)
&&&&&& Cypress公司的CYP(V)15G0101DXB单路HOTLink II收发器是点对点通信解决方案，能在高速串行连接如光纤，平衡和不平衡铜传输线中传输高速信号，信号速率在195 到1500 MBaud。&&&&&& 发送通路能接受输入寄存器中的并行字符，进行编码幷转换成串行数据，而接收通路则接受串行数据，转换成并行数据，幷把数据译码成字符。本文介绍了CYP(V)15G0101DXB评估板的主要性能，收发电路方框图以及评估板的详细电路图和所用材料清单（BOM）.&&&&&& The CYP(V)15G0101DXB[1] single-channel HOTLink II™ transceiver is a point-to-point communications building block allowing the transfer of data over a high-speed serial link(optical fiber, balanced, and unbalanced copper transmission lines) at signaling speeds ranging from 195 to 1500 MBaud.The transmit channel accepts parallel characters in an Input Register, encodes each character for transport, and converts it to serial data. The receive channel accepts serial data and converts it to parallel data, frames the data to character boundaries, decodes the framed characters into data and special characters, and presents these characters to an Output Register. Figure 1 illustrates typical connections between independent host systems and corresponding CYP(V)(W)15G0101DXB parts. As a second-generationHOTLink device, the CYP(V)(W)15G0101DXB extends the HOTLink II family with enhanced levels of integration and faster data rates, while maintaining serial-link compatibility (data, command, and BIST) with other HOTLink devices.The CYV15G0101DXB satisfies the SMPTE 259M and SMPTE 292M compliance as per the EG34-1999 Pathological Test Requirements. The transmit (TX) section of theCYP(V)(W)15G0101DXB single-channel HOTLink II consists of a byte-wide channel. The channel can accept either eight-bit data characters or pre-encoded 10-bit transmission characters. Data characters are passed from the Transmit Input Register to an embedded 8B/10B Encoder to improve their serial transmission characteristics. These encoded characters are then serialized and output from dual Positive ECL (PECL)-compatible differential transmission-line drivers at a bit-rate of either 10 or 20 times the input reference clock.The receive (RX) section of the CYP(V)(W)15G0101DXB Single-channel HOTLink II consists of a byte-wide channel. The channel accepts a serial bit-stream from one of twoPECL-compatible differential Line Receivers and, using a completely integrated PLL Clock Synchronizer, recovers the timing information necessary for data reconstruction. The recovered bit-stream is deserialized and framed into characters, 8B/10B decoded, and checked for transmission errors. Recovered decoded characters are then written to an internal Elasticity Buffer, and presented to the destination host system. The integrated 8B/10B Encoder/Decoder may be bypassed for systems that present externally encoded or scrambled data at the parallel interface.The parallel I/O interface may be configured for numerous forms of clocking to provide the highest flexibility in system architecture. In addition to clocking the transmit path interfaces from one or multiple sources, the receive interface may be configured to present data relative to a recovered clock or to a local reference clock.The transmit and the receive channels contain BIST pattern generators and checkers, respectively. This BIST hardware allows at-speed testing of the high-speed serial data paths in both transmit and receive sections, as well as across the interconnecting links.HOTLink II devices are ideal for a variety of applications where parallel interfaces can be replaced with high-speed, point-to-point serial links. Some applications include interconnecting backplanes on switches, routers, base-stations, servers and video transmission systems.主要特性：FeaturesSecond-generation HOTLink& technologyCompliant to multiple standards—ESCON&, DVB-ASI, Fibre Channel and Gigabit Ethernet (IEEE802.3z)—CPRI™ compliant—CYW15G0101DXB compliant to OBSAI-RP3—CYV15G0101DXB compliant to SMPTE 259M and SMPTE 292M—8B/10B encoded or 10-bit unencoded dataSingle-channel transceiver operates from 195 to 1500 MBaud serial data rate—CYW15G0101DXB operates from 195 to 1540 MBaudSelectable parity check/generateSelectable input clocking optionsSelectable output clocking optionsMultiFrame™ Receive Framer—Bit and Byte alignment—Comma or full K28.5 detect—Single- or Multi-Byte framer for byte alignment—Low-latency optionSynchronous LVTTL parallel input and parallel output interfaceInternal phase-locked loops (PLLs) with no external PLL componentsDual differential PECL-compatible serial inputs—Internal DC-restorationDual differential PECL-compatible serial outputs—Source matched for driving 50Ω transmission lines—No external bias resistors required—Signaling-rate controlled edge-ratesOptional Elasticity Buffer in Receive PathOptional Phase Align Buffer in Transmit PathCompatible with—Fiber-optic modules—Copper cables—Circuit board tracesJTAG boundary scanBuilt-In Self-Test (BIST) for at-speed link testingPer-channel Link Quality Indicator—Analog signal detect—Digital signal detectLow power 1.25W @ 3.3V typicalSingle 3.3V supply100-ball BGAPb-Free package option available0.25μ BiCMOS technology图1.HOTLink II 系统连接图图2. CYP15G0101DXB逻辑方框图The CYP15G0101DXB single-channel HOTLink II™ Transceiver is a point-to-point or point-to-multipoint communications building block allowing the transfer of data over high-speed serial links at signaling speeds ranging from 195 to 1500 MBaud.This document describes the operation and interface of the CYP15G0101DXB evaluation board. The evaluation board allows users to become familiar with the functionality of the CYP15G0101DXB.图3. CYP15G0101DXB评估板外形图Kit ContentsCYP15G0101DXB evaluation board (CYP15G0101DXB-EVAL)Dear Customer lettera CD containing— CYP15G0101DXB data sheet— CYP15G0101DXB-EVAL user’s guide— HOTLink II application notes— BSDL model— CYP15G0101_EVAL.PDA.图4. CYP15G0101DXB 发送部分方框图图5. CYP15G0101DXB 接收部分方框图下面是 CYP15G0101DXB 评估板电路图图6.&&CYP15G0101DXB-EVAL 评估板电路图图7.&&CYP15G0101DXB-EVAL 评估板发送和接收电路图图8.&&CYP15G0101DXB-EVAL 评估板控制信号电路图图9.&&CYP15G0101DXB-EVAL 评估板发送和接收时钟电路图图10.&&CYP15G0101DXB-EVAL 输入电源电路图下表是CYP15G0101DXB-EVAL 评估板所需材料清单(BOM)
上一篇：已经是第一篇
型号/产品名
深圳华宇科技有限公司
深圳市蓝海电子经营部
深圳市龙鑫实业发展有限公司
深圳市龙鑫实业发展有限公司
深圳市龙鑫实业发展有限公司21ic官方微信-->
串口发送数据的时候很容易死机
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
CY8C38， 触摸按键有26个，可以和上位机通信；
& && &以前我是单个字节、并且手动的方式从上位机发送数据下来，没有出现过问题，也许是发送的次数少，现在我在发送数据包的时候，就经常出现死机的现象，一死机，整个系统都不运行了，触摸按键是每扫描一个按键，就中断一次，将按键扫描完，都进了 26次中断了，在这其中串口发送数据的时候，很容易死机
满意回复+20
资深工程师, 积分 13350, 距离下一级还需 6650 积分
资深工程师, 积分 13350, 距离下一级还需 6650 积分
资深工程师, 积分 13350, 距离下一级还需 6650 积分
资深工程师, 积分 13350, 距离下一级还需 6650 积分
资深工程师, 积分 12536, 距离下一级还需 7464 积分
资深工程师, 积分 12536, 距离下一级还需 7464 积分
资深工程师, 积分 12536, 距离下一级还需 7464 积分
资深工程师, 积分 12536, 距离下一级还需 7464 积分
我现在碰到一个类似的问题，串口接收数据时，接收了几十个数据之后中断就再也进不去了，什么设置都没改，程序也没报错，郁闷死了，不知道原因在哪
资深工程师, 积分 13407, 距离下一级还需 6593 积分
资深工程师, 积分 13407, 距离下一级还需 6593 积分
资深工程师, 积分 13407, 距离下一级还需 6593 积分
资深工程师, 积分 13407, 距离下一级还需 6593 积分
这是典型的按键扫描中断和通信中断的冲突问题
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
那该怎么办
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
那该怎么办
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
那该怎么办
资深工程师, 积分 11829, 距离下一级还需 8171 积分
资深工程师, 积分 11829, 距离下一级还需 8171 积分
资深工程师, 积分 11829, 距离下一级还需 8171 积分
资深工程师, 积分 11829, 距离下一级还需 8171 积分
解决这个问题的方法是避免冲突. 即扫描时不通信,通信时不扫描
资深工程师, 积分 12458, 距离下一级还需 7542 积分
资深工程师, 积分 12458, 距离下一级还需 7542 积分
资深工程师, 积分 12458, 距离下一级还需 7542 积分
资深工程师, 积分 12458, 距离下一级还需 7542 积分
但通常PSoC在通信中是从, 为了PSoC可以预知通信的时间,可以在PSOC和单片机使用一根中断线, 当PSoC可以通信时发中断信号给单片机, 单片机收到中断信号再发起通信.
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
资深工程师, 积分 11642, 距离下一级还需 8358 积分
好，搞定了，多谢啊
扫描二维码，随时随地手机跟帖
您需要登录后才可以回帖Cypress半导体推出全集成2.5Gbps OC-48收发器
【ChinaByte 综合消息】Cypress半导体公司近日推出了针对高速光学网络系统的一种全集成2.5Gbps OC-48收发器。型号为CY7B9532V的这种收发器，封装在120脚的TQFP中，功耗仅1.3W，为业界最低。设计用于OC-48/STM-12光端子、SONET路由器和增-减多路复用（Add-Drop Mux）子系统的Cypress OC-48收发器，与任何可类比的器件相比，封装尺寸更小，引脚更少。
　　CY7B9532V在一块芯片上集成有OC-48发送器、接收器、时钟数据恢复（CDR）电路及SERDES，节省了重要的线路板不动产，降低了线路板作为整体而所需的功耗。片上传送FIFO允许灵活的数据时钟速率。对LVPECL接口的支持提供了与网络映射程序和成帧程序的广泛选择的连通性，同时，增加对HSTL并行接口的支持能够驱动低Z传输线，并排除了短互连中对电阻器的需求。