Spring的事务是配置在业务逻辑接口层还是实现类层? - ITeye问答
１．事务配置在业务逻辑接口层：
&aop:config proxy-target-class="true"&
&aop:advisor pointcut="execution(* com.zx.blog.service.*Service.*(..))" advice-ref="txAdvice"&
&/aop:config&
２．事物配置在业务逻辑实现类层：
&aop:config proxy-target-class="true"&
&aop:advisor pointcut="execution(* com.zx.blog.service.impl.*Service*.*(..))" advice-ref="txAdvice"&
&/aop:config&
Spring的事务是配置在业务逻辑接口层还是实现类层?　或者是配置在这两层都可以呢？
采纳的答案
spring中事务不属于任何一个层次,接口和类都是可以的。
MS只能在接口层吧... 实现层反正我没有成功过
两个都可以的
我们项目都是将Spring 事务写在配置文件的，这样我们程序代码就不用再考虑事务提交不完整了。
一般都是实现层，不过可以直接写在你的所有报下面来个事务控制，不一定要写在那个里面
&aop:config proxy-target-class="true"&
&aop:advisor pointcut="execution(* com.zx.blog.*(..))" advice-ref="txAdvice"/&
&/aop:config&
把你后面的代码都给干掉，直接那样，我就是这么干的
敏捷是一种态度，spring的核心思想其实是循证主义。有扩展的必要就用接口，否则就直接用实现类。dao interface + dao impl + service interface + service impl + action，多麻烦呀。
如果考虑到扩展性，我觉得还是在接口上定义吧。
虽然com.zx.blog.service.impl.*Service*.*这样可以保证许多种扩展可能。
并且如果在实现类上定义，感觉也不象Spring的风格啊。
Spring IoC的配置,就是为了避免直接实现类直接交互;
所以接口上配置事务,是对的.
有时候写接口不一定是为了业务变化，有可能我就是想要个Mock实现以便于测试，就有抽取接口的需求。
都可以，接口层proxy-target-class可以设置为false。
每个业务类一个接口有点麻烦呀，所以很多大牛都建议：“除非可以预见业务类将来一定会发生变化，否则不用写接口”。
但是我们一般都将其配置在接口上
Spring的事务是配置在接口上
已解决问题
未解决问题Web安全测试中常见逻辑漏洞解析（实战篇） - FreeBuf互联网安全新媒体平台 | 关注黑客与极客
Web安全测试中常见逻辑漏洞解析（实战篇）
共1823248人围观
，发现 21 个不明物体
*文章原创作者： ArthurKiller@漏洞盒子安全研究团队，转载请注明来自FreeBuf黑客与极客（FreeBuf.COM）&
逻辑漏洞挖掘一直是安全测试中“经久不衰”的话题。相比SQL注入、XSS漏洞等传统安全漏洞，现在的攻击者更倾向于利用业务逻辑层的应用安全问题，这类问题往往危害巨大，可能造成了企业的资产损失和名誉受损，并且传统的安全防御设备和措施收效甚微。今天漏洞盒子安全研究团队就与大家分享Web安全测试中逻辑漏洞的挖掘经验。
一：订单金额任意修改
很多中小型的购物网站都存在这个漏洞。在提交订单的时候抓取数据包或者直接修改前端代码，然后对订单的金额任意修改。
如下图所示：
经常见到的参数大多为
关于支付的逻辑漏洞这一块还有很多种思路，比如相同价格增加订单数量，相同订单数量减少产品价格，订单价格设定为负数等等。
1.订单需要多重效验，如下图所演示。
2. 订单数值较大时需要人工审核订单信息，如下图所演示。
3. 我只是提到两个非常简单的预防思路，第二个甚至还有一些不足之处。这里需要根据业务环境的不同总结出自己的预防方式，最好咨询专门的网络安全公司。
二：验证码回传
这个漏洞主要是发生在前端验证处，并且经常发生的位置在于
账号密码找回
支付订单等
验证码主要发送途径
其运行机制如下图所示：
黑客只需要抓取Response数据包便知道验证码是多少。
1.response数据内不包含验证码，验证方式主要采取后端验证，但是缺点是服务器的运算压力也会随之增加。
2.如果要进行前端验证的话也可以，但是需要进行加密。当然，这个流程图还有一些安全缺陷，需要根据公司业务的不同而进行更改。
三．未进行登陆凭证验证
有些业务的接口，因为缺少了对用户的登陆凭证的效验或者是验证存在缺陷，导致黑客可以未经授权访问这些敏感信息甚至是越权操作。
常见案例：
1. 某电商后台主页面，直接在管理员web路径后面输入main.php之类的即可进入。
2. 某航空公司订单ID枚举
3. 某电子认证中心敏感文件下载
4.某站越权操作及缺陷，其主要原因是没对ID参数做cookie验证导致。
5. 实际上还有很多案例，这里就不一一例举了，但是他们都存在一个共同的特性，就是没有对用户的登陆凭证进行效验，如下图为例。
对敏感数据存在的接口和页面做cookie，ssid，token或者其它验证，如下图所示。
四：接口无限制枚举
有些关键性的接口因为没有做验证或者其它预防机制，容易遭到枚举攻击。
常见案例：
1. 某电商登陆接口无验证导致撞库
2. 某招聘网验证码无限制枚举
3. 某快递公司优惠券枚举
4. 某电商会员卡卡号枚举
5. 某超市注册用户信息获取
1.&在输入接口设置验证，如token，验证码等。
如果设定验证码，最好不要单纯的采取一个前端验证，最好选择后端验证。
如果设定token，请确保每个token只能采用一次，并且对token设定时间参数。
2. 注册界面的接口不要返回太多敏感信息，以防遭到黑客制作枚举字典。
3. 验证码请不要以短数字来甚至，最好是以字母加数字进行组合，并且验证码需要设定时间期限。
4. 优惠券，VIP卡号请尽量不要存在规律性和简短性，并且优惠券最好是以数字加字母进行组合。
5. 以上这是部分个人建议，实际方案需要参考业务的具体情况。
五：cookie设计存在缺陷
这里需要对其详细的说一下。我们先一个一个来吧。
Cookie的效验值过于简单。有些web对于cookie的生成过于单一或者简单，导致黑客可以对cookie的效验值进行一个枚举，如下图所示
根据上图，我们可以分析出，这家网站对于cookie的效验只单纯的采用了一组数字，并且数值为常量，不会改变，这样非常容易遭到黑客的枚举。甚至有一些网站做的更简单，直接以用户名，邮箱号或者用户ID等来作为cookie的判断标准。
2. cookie设置存在被盗风险
有很多时候，如果一个用户的cookie被盗取，就算用户怎么修改账号和密码，那段cookie一样有效。详情可以参考。
其原理如下：
国内大部分厂商都不会把这个地方当作安全漏洞来处理，他们认为这个漏洞的利用条件是黑客必须要大批量获取到用户的cookie。虽然事实如此，但是这个也是一个安全隐患。
3.用户的cookie数据加密应严格使用标准加密算法，并注意密钥管理。
有一些厂商为了图方便，没有对用户的cookie做太多的加密工作，仅仅是单纯的做一个静态加密就完事了。我之前就碰到一个，可以为大家还原一下当时的场景。
当时我看到cookie中有个access token参数，看到value后面是两个等号，习惯性的给丢去base64解码里面，发现解出来后是我的用户名。因此只要知道一个人的用户名就可以伪造对方的cookie，登陆他人账户。
4.还有多个案例不再做重复说明，大家可以深入研究一下cookie中的逻辑漏洞。但是cookie中的漏洞大多都是属于一个越权漏洞。越权漏洞又分为平行越权，垂直越权和交叉越权。
平行越权：权限类型不变，权限ID改变
垂直越权：权限ID不变，权限类型改变
交叉越权：即改变ID，也改变权限
如下图所示：
1.cookie中设定多个验证，比如自如APP的cookie中，需要sign和ssid两个参数配对，才能返回数据。
2.用户的cookie数据加密应严格使用标准加密算法，并注意密钥管理。
3.用户的cookie的生成过程中最好带入用户的密码，一旦密码改变，cookie的值也会改变。
4.cookie中设定session参数，以防cookie可以长时间生效。
5.还有很多方法，不再一一例举，请根据业务不同而思考。
六：找回密码存在设计缺陷
1.auth设计缺陷
经常研究逻辑漏洞的人可能会对以下URL很熟悉
www.xxx.com/resetpassword.php?id=MD5
用户修改密码时，邮箱中会收到一个含有auth的链接，在有效期内用户点击链接，即可进入重置密码环节。而大部分网站对于auth的生成都是采用rand()函数，那么这里就存在一个问题了，Windows环境下rand()最大值为32768，所以这个auth的值是可以被枚举的。
如下面这个代码可以对auth的值做一个字典。
然后重置某个账号，并且对重置链接内的auth进行枚举
整个漏洞的运作的流程图如下：
2.对response做验证
这个漏洞经常出现在APP中，其主要原因是对于重置密码的的验证是看response数据包，由于之前的案例没有截图，只能画个流程图给大家演示一下。
3.这篇文章很全面的总结了密码找回漏洞的几个具体思路和分析，这里我就不再继续滚轮子了。
1.严格使用标准加密算法，并注意密钥管理。
2.在重置密码的链接上请带入多个安全的验证参数。
七：单纯读取内存值数据来当作用户凭证
实际上这个应该算作一个软件的漏洞，但是因为和web服务器相关，所以也当作WEB的逻辑漏洞来处理了。最能当作例子是这个漏洞，但是我相信这种奇葩的漏洞不一定只有腾讯才有，只是还没人去检测罢了。
产生这个漏洞的主要原因是程序在确定一个用户的登陆凭证的时候主要是依靠内存值中的某个value来进行确认，而不是cookie。但是内存值是可以更改和查看的。其流程图如下：
1. 走服务器端的数据最好做cookie验证。
2. 我不反对直接在进程中确定用户的登陆凭证，但是请对进程进行保护，或者对进程中的value做加密处理。
以上见到的只是几个比较经典的和常见的逻辑漏洞，这些逻辑漏洞也是程序开发人员和安全检测人员需要留意的。
如果对逻辑漏洞感兴趣的可以查看以下的扩展阅读：
*文章原创作者： ArthurKiller @漏洞盒子安全研究团队，转载请注明来自FreeBuf黑客与极客（FreeBuf.COM）
真心不错！干货！！
FreeBuf常务处主任
@ 北京大屌
小编操作失误，评论区忘打开了。。。已拖出去重打20大板
估计你有美国核导弹发射系统的逻辑漏洞，u can u up，楼下继续。
必须您当前尚未登录。
必须（保密）
互联网安全众测平台
关注我们 分享每日精选文章
可以给我们打个分吗？与《》相关：
- Copyright & 2017 www.xue63.com All Rights Reserved论文发表、论文指导
周一至周五
9：00&22：00
抓住JESD204B接口功能的关键问题
　　JESD204B是最近批准的JEDEC标准，用于转换器与数字处理器件之间的串行数据接口。它是第三代标准，解决了先前版本的一些缺陷。该接口的优势包括：数据接口路由所需电路板空间更少，建立与保持时序要求更低，以及转换器和逻辑器件的封装更小。多家供应商的新型模拟/数字转换器采用此接口，如ADI公司的AD9250。 中国论文网 /8/view-4387487.htm　　与现有接口格式和协议相比，JESD204B更复杂、更微妙，必须克服一些困难才能实现其优势。像任何其他标准一样，要使该接口比单倍数据速率或双倍数据速率CMOS/LVDS等常用接口更受欢迎，它必须能无缝地工作。虽然JESD204B标准是由JEDEC制定，但某些特定信息仍需要阐明，或者可能分散于多种参考文献。另外，如果有一个简明的指南能概要说明该标准、工作原理以及如何排除故障，无疑对使用者将极为有帮助。 　　本文阐释JESD204B标准的ADC与FPGA的接口，如何判断其是否正常工作，以及可能更重要的是，如何在有问题时排除故障。本文讨论的故障排除技术可以采用常用的测试与测量设备，包括示波器和逻辑分析仪，以及Xilinx ChipScope或Altera SignalTap等软件工具。同时阐明了接口信号传输，以便能够利用一种或多种方法实现信号传输的可视化。 　　JESD204B概述 　　JESD204B标准提供一种将一个或多个数据转换器与数字信号处理器件接口的方法（通常是ADC或DAC与FPGA接口），相比于通常的并行数据传输，这是一种更高速度的串行接口。该接口速度高达12.5Gbps/通道，使用帧串行数据链路及嵌入式时钟和对齐字符。它减少了器件之间的走线数量，降低了走线匹配要求，并消除了建立与保持时序约束问题，从而简化了高速转换器数据接口的实施。由于链路需要在数据传输之前建立，因此存在新的挑战，必须采用新的技术来确定接口是否正常工作，以及在接口故障时怎么办。 　　首先扼要说明该标准的工作原理。JESD204B通过三个阶段来建立同步链路：代码组同步（CGS）、初始通道同步（ILAS）和数据传输阶段。链路需要以下信号：共享参考时钟（器件时钟），至少一个差分CML物理数据电连接（称为“通道”），以及至少一个其他同步信号（SYNC～和可能的SYSREF）。使用哪些信号取决于Subclass： 　　Subclass 0使用器件时钟、通道和SYNC～； 　　Subclass 1使用器件时钟、通道、SYNC～和SYSREF； 　　Subclass 2使用器件时钟、通道和SYNC～。 　　Subclass 0在许多情况下足以满足需求，因而是本文的重点。Subclass 1和Subclass 2提供了建立确定性延迟的方法，这在需要同步多个器件或需要系统同步或固定延迟的应用中非常重要，例如一个系统的某个事件需要已知的采样沿，或者某个事件必须在规定时间内响应输入信号。 　　图1显示了从Tx器件（ADC）到Rx器件（FPGA）的简化JESD204B链路，数据从一个ADC经由一个通道传输。 　　虽然JESD204B规范有许多变量，但某些变量对于链路的建立特别重要。这些关键变量如下所示（注：这些值通常表示为“X-1”）： 　　·M：转换器数 　　·L：物理通道数 　　·F：每帧的8位字数 　　·K：每个多帧的帧数 　　·N和N’：分别表示转换器分辨率和每个样本使用的位数（4的倍数）。N’的值等于N值加上控制和伪数据位数。 　　Subclass 0：同步步骤 　　如上所述，许多应用可以采用相对简单的Subclass 0工作模式，这也是建立和验证链路的最简单模式。Subclass 0通过三个阶段来建立和监控同步：CGS阶段、ILAS阶段和数据阶段。各阶段相关的图表以不同格式显示数据，可以在示波器、逻辑分析仪或FPGA虚拟I/O分析仪（女HXilinx ChipScope或Altera SignalTap）上观察到这些数据。 　　代码组同步（CGS）阶段 　　可以在链路上观察到的CGS阶段最重要部分如图2所示，图中5个突出显示的点说明如下。 　　1 RX将SYNC～引脚拉低，发出一个同步请求。 　　2 Tx从下一个符号开始，发送未加扰的/K28.5/符号（每个符号10位）。 　　3 当R x接收到至少4个无错误的连续/K28.5/符号时，Rx同步，然后将SYNC～引脚拉高。 　　4 Rx必须接收到至少4个无错误8B/10B字符，否则同步将失败，链路留在CGS阶段。 　　5 CGS阶段结束，ILAS阶段开始。 　　/K28.5/字符在JESD204B标准中也称为/K/，如图3所示。标准要求运行偏差为中性。利用8810B编码，可以实现平均而言包含等量1和0的平衡序列。每个8810B字符可能具有正（1较多）或负（0较多）偏差，当前字符的奇偶性由先前发送的字符的当前和决定，这通常是通过交替发送正奇偶性字与负奇偶性字来实现。图中显示了K28.5符号的两种极性。 　　重点注意以下几点： 　　·“串行值”表示通过通道传输的10位的逻辑电平，可通过测量物理接口的示波器看到。 　　·“8B/10B值”表示通过通道传输的逻辑值（10位），可通过测量物理接口的逻辑分析仪看到。 　　·“数据值”和“数据逻辑”表示8810B编码前JESD204B Tx模块内符号的逻辑电平，可通过Xilinx ChipScope或Altera SignalTap等FPGA逻辑分析工具看到。 　　·“符号”表示要发送的字符的十六进制值，注明PHY层的奇偶性。 　　·“字符”表示JEDEC规范中所指的JESD204B字符。
　　ILAS阶段 　　ILAS阶段有4个多帧，允许RX对齐来自所有链路的通道，以及验证链路参数。为了调和不同长度的走线以及接收器导致的字符偏斜，通道必须对齐。4个多帧紧紧相连。无论启用加扰链路参数与否，ILAS始终是无加扰传输。 　　完成SYNC的去置位后（变为高电平），便进入ILAS阶段。发送模块内部跟踪到（ADC内部）一个完整多帧后，便开始发送4个多帧。在所需的字符中插入伪采样，以便传送完整的多帧，如图4所示。4个多帧包括： 　　多帧1：以/R/字符【K28.0】开始，以/A/字符【K28.3】结束。 　　多帧2：以/R/字符开始，后接/Q/【K28.4】字符，然后是14个配置8位字的链路配置参数，最后以/A/字符结束。 　　多帧3：与多帧1相同。 　　多帧4：与多帧1相同。 　　帧长度可以利用JES D204B参数计算：（M/L）×F×（1/采样速率），含义：（ADC数/通道数）×（8位字数/帧）×（1/采样速率）。示例：2个ADC、2个通道、每帧2个8位字，采样速率为250 MSPS，则帧长度为：（2/2）×（2）×（1/250MHz）=8ns。 　　多帧长度可以利用JESD204B参数计算：（M/L）×F×K（1/采样速率），含义：（ADC数/通道数）×（8位字数/帧）×（帧数/多帧）×（1/采样速率），（2/2）×（2）×（32）×（1/250MHz）=256ns。示例：2个ADC，采样速率为250MSPS，2个通道，每帧2个8位字，每个多帧含32帧，则多帧长度为：（2/2）×（2）×（32）×（1/250MHz）=256ns。 　　数据阶段（使能字符替换） 　　在数据传输阶段，通过控制字符监控帧对齐。在帧的结尾处执行字符替换。在数据阶段，数据或帧对齐不会造成额外开销。字符替换允许在帧边界处发送对齐字符，唯一条件是当前帧的最后一个字符可以替换为上一帧的最后一个字符。这有利于（问或）确认自ILAS序列后，对齐未改变。 　　出现下列情况时，会对发送器执行字符替换： 　　若禁用了加扰，并且帧或多帧的最后一个8位字等于上一帧的8位字。 　　若使能了加扰，并且多帧的最后一个8位字等于0x7C，或帧的最后一个8位字等于0xFC。 　　发送器和接收器各维护一个多帧计数器（LMFC），它持续计数到（F*K）-1，然后绕回到0重新开始计数（忽略内部字宽）。向所有发送器和接收器发送一个公共（源）SYSREF，这些器件利用SYSREF复位其LMFC，这样所有LMFC应互相同步（在一个时钟周期内）。 　　释放SYNC（所有器件都会看到）后，发送器在下一次（TX）LMFC绕回0时开始ILAS。如果F*K设置适当，大于（发送器编码时间）+（线路传播时间）+（接收器解码时间），则接收数据将在下一个LMFC之前从接收器的SERDES传播出去。接收器将把数据送入FIF0，然后在下一个（RX）LMFC边界开始输出数据。发送器SERDES输入与接收器FIFO输出之间的已知关系称为“确定性延迟”。 　　**注意：204的数据阶段具有零延迟，即数据阶段一旦开始，则不存在对齐字符。字符替换允许在帧边界处发送对齐字符，唯一条件是当前帧的最后一个字符可以替换为上一帧的最后一个字符。这有利于（问或）确认自ILAS序列后，对齐未改变。
转载请注明来源。原文地址：
【xzbu】郑重声明：本网站资源、信息来源于网络，完全免费共享，仅供学习和研究使用，版权和著作权归原作者所有，如有不愿意被转载的情况，请通知我们删除已转载的信息。
xzbu发布此信息目的在于传播更多信息，与本网站立场无关。xzbu不保证该信息（包括但不限于文字、数据及图表）准确性、真实性、完整性等。路由器备份中心命令
00:00&&&&华为
a name="7.1 命令列表">7.1
备份中心配置命令包括：
backup delay
backup interface
backup load
backup logic-channel
backup state-down
backup state-up
logic-channel
设定主备接口切换的延时。
backup delay enable-delay disable-delay
no backup delay
【参数说明】
enable-delay 为从主接口切换到备份接口的延时，单位秒，取值范围1~65535。
disable-delay 为从备份接口切换到主接口的延时，单位秒，取值范围1~65535。
【缺省情况】
主备接口之间切换的缺省延时为1秒。
【命令模式】
接口配置模式
逻辑通道配置模式
【使用指南】
为了防止由于接口状态不稳定而引起的在主备接口之间的频繁切换，需要设定切换延时。若在延时过程中，原接口状态恢复正常，则不进行切换。
Quidway(config)#interface serial 0
Quidway(config-if-Serial0)#backup interface serial 1
Quidway(config-if-Serial0)#backup delay 10 10
【相关命令】
backup interface
设定主接口的备份端口。
backup interface interface-type interface-number
[ priority ]
no backup interface interface-type interface-number
【参数说明】
interface-type为接口类型。
interface-number 为接口序号。
priority 为备份端口的优先级，范围0~127，缺省为0。
【缺省情况】
缺省无备份端口。
【命令模式】
接口配置模式
逻辑通道配置模式
【使用指南】
可以指定某一接口上的虚电路作为备份端口，对于一个主接口可以设定多个备份接口。它们根据优先级使用，优先级高的备份端口将先被采用。
Quidway(config)#interface serial 0
Quidway(config-if-Serial0)#backup interface serial 1 50
Quidway(config-if-Serial0)#backup interface serial 2 30
设定主备接口流量控制。
backup load enable-load disable-load
no backup load
【参数说明】
enable-load 当主接口的流量达到带宽的百分比时启动备份接口。取值范围1~99。
disable-load 当主备接口的流量和小于带宽和的百分比时关闭备份接口。取值范围1~99。
【缺省情况】
缺省为主备口之间不进行负载分担。
【命令模式】
接口配置模式
逻辑通道配置模式
【使用指南】
用于主备接口的负载分担。
Quidway(config)#interface serial 0
Quidway(config-if-Serial0)#backup interface serial 1
Quidway(config-if-Serial0)#backup load 80 50
【相关命令】
backup interface
设定主接口的备份逻辑通道。
backup logic-channel logic-channel-number [
priority ]
no backup logic-channel logic-channel-number
【参数说明】
logic-channel-number 为逻辑通道号。
priority 为备份逻辑通道的优先级，范围0~127，缺省为0。
【缺省情况】
缺省没有备份端口。
【命令模式】
接口配置模式
逻辑通道配置模式
【使用指南】
在备份中心中，所谓逻辑通道是指X.25虚电路、帧中继虚电路或一条dialer map等，因此还需将逻辑通道与具体的虚电路或dialer
map对应起来。
Quidway(config)#interface serial 0
Quidway(config-if-Serial0)#backup interface serial 1
Quidway(config-if-Serial0)#backup logic-channel 2 30
【相关命令】
logic-channel
设定判断逻辑通道down的呼叫次数。
backup state-down number
no backup state-down
【参数说明】
number 为呼叫次数。
【缺省情况】
呼叫次数缺省为1次。
【命令模式】
逻辑通道配置模式
【使用指南】
若逻辑通道连续number次呼叫仍未建立成功，认为逻辑通道down，此时如果逻辑通道作为备份中心主接口，则切换到备份接口；如果逻辑通道是备份接口，则切换到优先级更低的备份接口。
Quidway(config)#logic-channel 3
Quidway(config-logic-channel3)#backup interface serial
Quidway(config-logic-channel3)#backup logic-channel 2 30
Quidway(config-logic-channel3)#backup state-down 4
【相关命令】
backup state-up
设定判断逻辑通道恢复up的间隔时间。
backup state-up time
no backup state-up
【参数说明】
time 为间隔时间，单位秒。
【缺省情况】
该间隔时间缺省为1秒。
【命令模式】
逻辑通道配置模式
【使用指南】
当逻辑通道down后，每间隔time秒，判断一次逻辑通道是否恢复up ，以便在其恢复正常之后，能即时切换回该逻辑通道。
Quidway(config)#logic-channel 3
Quidway(config-logic-channel3)#backup interface serial
Quidway(config-logic-channel3)#backup logic-channel 2 30
Quidway(config-logic-channel3)#backup state-down 4
Quidway(config-logic-channel3)#backup state-up 10
【相关命令】
backup state-down
创建或删除逻辑通道。
[ no ] logic-channel logic-channel-number
【参数说明】
logic-channel-number 为逻辑通道序号。
【缺省情况】
系统缺省没有创建逻辑通道。
【命令模式】
全局配置模式
【使用指南】
在备份中心中，提出逻辑通道概念，所谓逻辑通道，可以是X.25或帧中继的虚电路，也可以是一条dialer map。逻辑通道既可以作为主接口也可以作为备份接口使用。
用户在配置逻辑通道的备份中心工作参数时，首先需要创建一个逻辑通道，并将它与相应的虚电路或dialer map建立关联。
Quidway(config)#logic-channel 1
Quidway(config-logic-channel1)#backup state-down 4
Quidway(config-logic-channel1)#backup state-up 10
Quidway(config)#interface serial 0
Quidway(config-if-Serial0)#encapsulation x25
Quidway(config-if-Serial0)#x25 map ip 129.102.0.1 2 lin
【相关命令】
x25 map，frame-relay map，dialer map
+1你赞过了
&2017 天极网旗下网站