时间累加器器不断时间累加器到最大值后会清零继续加吗？

来源：蜘蛛抓取(WebSpider) 时间：2018-06-25 02:17 标签： 完成将累加器al清零
周热销排行
用户评论（0）
在此可输入您对该资料的评论~
添加成功至
资料评价：文档分类：
设计一个串行累加器实验报告.doc
下载后只包含 1 个 DOC 格式的文档，没有任何的图纸或源代码，
您的浏览器不支持进度条
下载文档到电脑，查找使用更方便
还剩?页未读，继续阅读
该用户其他文档
下载所得到的文件列表设计一个串行累加器实验报告.doc
文档介绍：
广西大学实验报告纸_______________________________________________________________________________实验内容___________________________________________指导老师【实验名称】设计一个串行累加器【实验目的】.学习用中规模双向移位寄存器逻辑功能集成电路的使用方法。.熟悉移位寄存器的应用——构成串行累加器和环形计数器。【设计任务】用移位寄存器设计一个串行累加器。要求将已分别存于四位移位寄存器Ra和Rb中的两个二进制数A、B按位相加,其和存于移位寄存器Rs中。(提供器件:LS、LS、LS等)【实验用仪器、仪表】数字电路实验箱、万用表、LS、LS、LS等。【设计过程】累加器是由移位寄存器和全加器组成的一种求和电路,它的功能是将本身寄存的数和另一个输入的数相加,并存在累加器中。移位寄存器是具有移位功能的寄存器。移位的方向取决于移位控制端S的状态。本实验用的双向移位寄存器LS逻辑功能如表所示,引脚排列见图,串行累加器结构图如图所示,全加器的逻辑符号及管脚排列见如图所示。表LS逻辑功能表序号输出端输出功能清零控制信号串行时钟CP并行QQQQCRSSRSLS
D D D D×××××××××清零××××()××××
n n nQ Q Q Q不变××↑ABCDABCD并行输入×↑××××
n nQ Q Q右移×↑××××
n nQ Q Q×↑××××
n nQ Q Q左移×↑××××
n nQ Q Q×××××××
n n nQ Q Q RDDSQSRDCP∧SLSRSRSLSCPDDDD图LS引脚排列图串行累加器结构框图图全加器的逻辑符号及管脚排列全加器引脚中An为加数;Bn为被加数;C为低位进位数输入;C为向高位进数输出;Sn为全加和输出;开始时,被加数和加数已分别存入累加寄存器和加数寄存器。进位触发器D已被清零。在第一个脉冲到来之前,全加器各输入、输出端情况为:
B B C S A B S C C??
???????在第一个脉冲到来之后,S存入累加器和移位寄存器的最高位,C存入进位触发器D端,且两个移位寄存器中内容都向右移动一位。全加器各输出为:
A B C S C C?
????在第二个脉冲到来之后,两个移位寄存器中的内容都又向右移动一位,S存入累加寄存器和移位寄存器的最高位,原先存入的S存入次高位,C存入进位触发器D端,全加器各输出为:
A B C S C C?
????…………设计值的状态表如表所示:表设计状态表CP信号A寄存器B寄存器ABQQQQQQQQSSSS实验设计利用LS双向移位寄存器的右移控制端,根据LS双向移位寄存器和全加器以及LS双D触发器的原理画出串行累加器的逻辑图:图串行累加器逻辑电路图本实验选择集成电路芯片,要求使用的集成电路芯片种类尽可能的少。本实验两个移位寄存器选用两块LS芯片,全加器利用一块全加器集成芯片LS芯片,而D触发器用一块LS芯片。画出实验线路图。图串行累加器实验线路图【实验步骤】.打开数字电路实验箱,观察实验箱,看本实验所用的芯片、电压接口(+V)、接地接口的位置。.按下开关按钮,检查LS、LS、LS芯片是否正常。检查LS芯片是否正常的方法:根据LS芯片(加数位移寄存器)的逻辑功能表检查LS芯片是否正常。U”端接+V,“GND”端接地。将LS芯片的CR清零端接上高电平(清零端为低电平有效),将其输出端QQQQ接上发光二极管用于检查输出,预置并行输入端悬空(相当于并行输入),计数脉冲输入端CP接脉冲输出,移位控制端接高低电平控制开关。按下表步骤控制芯片的输入,若对应的输出结果如下表所示则表明芯片正常。检测LS芯片功能表CP信号寄存器CRSSRSQQQQ说明×××清零×置数右移右移右移右移右移右移右移右移检查LS芯片是否正常的方法:U”端接+V,“GND”端接地。根据LS芯片的功能表检查芯片是否正常。将LS芯片的nA、nB、nC?接高低电平控制开关,用于这几个数据的输入,将其nC、nS端接上发光二极管,用于检查输出。若芯片的输入输出如下表所示则表明芯片正常。检测LS芯片功能表nAnBnC?nCnS检查LS芯片是否正常的方法:U”端接+V,“GND”端接地。将芯片的一个D触发器的Q端和D端连接,这就把D触发器接成了'T触发器。然后把D触发器的控制端CP接输入脉冲信号,把输出端Q连接到发光二极管。若控制端CP每输入脉冲信号(上升沿),输出端D的输出信号翻转一次,则表示该D触发器正常。LS为双D触发器,芯片的两个触发器都必须检测是否正常。.实验线路图连接电路。按实验线路图所示接线,注意接线之前,必须检查导线是否正常。方法是:一只手拿住线的一端,另一段接发光二极管。若发光二极管发光,则导线正常导通;若不亮,则导线不正常导通。LS(A、B)的
D DD、、、分别接逻辑开关(A=,B=,A+B=)检查无误后接通电源。.送数:令LS(A、B)的CR=,
S =S ?,CP输入手动脉冲,用并行送数方法将四位被加数和四位加数分别送入寄存器A和B中。.触发器置零:使LS的DR先为低电平,再变为高电平。.令CR=,S
?,连续输入个CP脉冲,观察两个寄存器输出状态变化并检查是否正确,如有故障设法排除。.保持:令LS(A)的CR=,
S =S ?。.送数:令LS(B)的CR=,
S =S ?,CP手动输入脉冲,用并行送数方法将送入寄存器B中。.触发器置零:使LS的DR先为低电平,再变为高电平。.令LS(A、B)的CR=,S
?,连续输入个CP脉冲,观察两个寄存器输出状态变化并检查是否正确,如有故障设法排除。.检查无误后记录数据拆线并整理实验设备。实验数据如下:CP信号A寄存器B寄存器ABQQQQQQQQSSSS【实验结果分析】.实验记录的数据表格得出的状态表与设计
内容来自淘豆网www.taodocs.com转载请标明出处.
文件大小：0 KB
下载次数：设计一个串行累加器实验报告_百度文库
您的浏览器Javascript被禁用，需开启后体验完整功能，
享专业文档下载特权
&赠共享文档下载特权
&10W篇文档免费专享
&每天抽奖多种福利
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
设计一个串行累加器实验报告
阅读已结束，下载本文需要
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，同时保存到云知识，更方便管理
加入VIP
还剩6页未读，
定制HR最喜欢的简历
你可能喜欢下列指令中不能完成累加器清零的是？ （1）MOV A,#00H （2）MOV A,00H （3）C_百度知道
下列指令中不能完成累加器清零的是？ （1）MOV A,#00H （2）MOV A,00H （3）C
下列指令中不能完成累加器清零的是？ （1）MOV A,#00H （2）MOV A,00H （3）CLR A （4）XRL A,#00H
我有更好的答案
以前专门玩过计算机
解释一下，就给你好评
那我不会呵呵
为您推荐：
其他类似问题
累加器的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。

我要回帖

更多关于 完成将累加器al清零 的文章

 

随机推荐