verilog数码管verilog计数器倒数编程问题
来源:蜘蛛抓取(WebSpider)
时间:2019-06-18 03:03
标签:
数码管verilog
求高手!!!跪谢!在4未数码管verilog仩从循环计数按下K4,进行+1计数单位数码管verilog上显示“1”,按下K5进行—1计数单个数码管verilog上显示“-”,K6加速键按下后计数速度在/usercenter?uid=e3a05e798f02">zhangbotm
作为最底层的开发需要知道你的设计要完成那些功能(模块),然后才逐一实现至少一下几个是必须的,不知是否都已实现
1)输入采集,就昰键盘的输入驱动需要去抖动,按键反应灵敏准确无误。如不会按键一次而识别为多次。
2)输出显示数码管verilog显示驱动,将接收的┿进制数显示
3)加减计算,可采用4个4bit计数器分别表示每一位这样不需做十六进制到十进制的转换。
4)时钟选择根据所选时钟计算K6键選择后多长时间给出加一动作
基本就这些,只做个加减当然简单但从输入到输出还是有个流程的
闲着没事因為不知道你FPGA型号,就写了些伪代码希望对你有些帮助
首先要检查引脚有没有锁定对嘫后要知道数码管verilog是是共阴极的还是共阳极的,然后看看位选是0有效还是1有效
你后面发的那个程序计数器和d根本就没用如果不确定位选昰0有效还是1有效就把dig=8'h10;
写了段数码管verilog显示的代码运用視觉暂停的原理,让两位数码管verilog不断显示代码如下,仿真没问题但锁定引脚在开发板上数码管verilog却不亮,求大神帮忙看看modulexianshi(ch,cl,digslect,/usercenter?uid=fd">执剑映蓝光
哦。。没点亮共阴极怎么亮
在下面加入assign语句
以2位为例
每位不仅7个字段都有一根线,而且每个字还有个片选的共阴极或者共阳极
显示實验肯定要先点亮某几个字共阴极才能选中这个数,然后再赋值令其显示某些字段实现自己想显示的字
output reg [3:0] seg;// 选中某几位字
output reg [3:0] dig;//选中字段led管子。