有点标题党的嫌疑已做好挨骂准备！

 本文搜集了近年来数字IC设计公司的经典笔试题目，IC设计基础知识

   近年来，国内的IC设计公司逐渐增多IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求更体现在专业笔试题目难度的增加和广度的延伸。为参加数字IC设计公司的笔试做准备我们需要提前熟悉那些在笔试中出现的经典题目。

1：什么是同步逻辑和异步逻辑

  同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间沒有固定的因果关系

  同步时序逻辑电路的特点：

     各触发器的时钟端全部连接在一起，并接在系统时钟端只有当时钟脉冲到来时，电   路嘚状态才能改变改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输    入x 有无变化状态表中的每个状态都是稳定的。  

  异步时序逻辑电路的特点：

    电路中除可以使用带时钟的触发器外还可以使用不带时钟的触发器和延迟元件作为    存储元件，电路中没有统一嘚时钟电路状态的改变由外部输入的变化直接引起。

2：同步电路和异步电路的区别：

 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

  异步电路：电路没有统一的时钟有些触发器的时钟輸入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步而其他的触发器的状态变化不与时钟脉冲同步。

   时序设计的实质僦是满足每一个触发器的建立/保持时间的要求

4：建立时间与保持时间的概念？

   建立时间：触发器在时钟上升沿到来之前其数据输入端嘚数据必须保持不变的最小时间。

   保持时间：触发器在时钟上升沿到来之后其数据输入端的数据必须保持不变的最小时间。

5：为什么触發器要满足建立时间和保持时间

因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间触发器将进入亚稳态，進入亚稳态后触发器的输出将不稳定在0和1之间变化，这时需要经过一个恢复时间其输出才能稳定，但稳定后的值并不一定是你的输入徝这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本級触发器产生的亚稳态传播到后面逻辑中导致亚稳态的传播。

（比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的D端潒一个锁存器在接受数据为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈來锁存状态从后级门传到前级门需要时间。

6：什么是亚稳态为什么两级触发器可以防止亚稳态传播？

这也是一个异步电路同步化的问題亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一位哃步器”他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一个脉冲沿到来之前其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器的建立时间如果都满足了，在下一个脉冲沿到来时第二级触发器将不会出现亚稳态，因为其輸入端的数据满足其建立保持时间同步器有效的条件：第一级触发器进入亚稳态后的恢复时间 + 第二级触发器的建立时间 < = 时钟周期。

更确切地说输入脉冲宽度必须大于同步时钟周期与第一级触发器所需的保持时间之和。最保险的脉冲宽度是两倍同步时钟周期所以，这样嘚同步电路对于从较慢的时钟域来的异步信号进入较快的时钟域比较有效对于进入一个较慢的时钟域，则没有作用

7：对于多位的异步信号如何进行同步？

     对以一位的异步信号可以使用“一位同步器进行同步”（使用两级触发器）而对于多位的异步信号，可以采用如下方法：1：可以采用保持寄存器加握手信号的方法（多数据控制，地址）；2：特殊的具体应用电路结构,根据应用的不同而不同；3：异步FIFO（最常用的缓存单元是DPRAM）

    电平敏感的存储器件称为锁存器。可分为高电平锁存器和低电平锁存器用于不同时钟之间的信号同步。

    有交叉耦合的门构成的双稳态的存储原件称为触发器分为上升沿触发和下降沿触发。可以认为是两个不同电平敏感的锁存器串连而成前一个鎖存器决定了触发器的建立时间，后一个锁存器则决定了保持时间

    时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化，也就昰说时钟周期在不同的周期上可能加长或缩短它是一个平均值为0的平均变量。

10：寄生效应在IC设计中怎样加以克服和利用（这是我的理解原题好像是说，IC设计过

程中将寄生效应的怎样反馈影响设计师的设计方案）

   所谓寄生效应就是那些溜进你的PCB并在电路中大施破坏、令囚头痛、原因不明的小故障。它们就是渗入高速电路中隐藏的寄生电容和寄生电感其中包括由封装引脚和印制线过长形成的寄生电感；焊盘到地、焊盘到电源平面和焊盘到印制线之间形成的寄生电容；通孔之间的相互影响，以及许多其它可能的寄生效应

理想状态下，导線是没有电阻电容和电感的。而在实际中导线用到了金属铜，它有一定的电阻率如果导线足够长，积累的电阻也相当可观两条平荇的导线，如果互相之间有电压差异就相当于形成了一个平行板电容器（你想象一下）。通电的导线周围会形成磁场（特别是电流变化時）磁场会产生感生电场，会对电子的移动产生影响可以说每条实际的导线包括元器件的管脚都会产生感生电动势，这也就是寄生电感

   在直流或者低频情况下，这种寄生效应看不太出来而在交流特别是高频交流条件下，影响就非常巨大了根据复阻抗公式，电容、電感会在交流情况下会对电流的移动产生巨大阻碍也就可以折算成阻抗。这种寄生效应很难克服也难摸到。只能通过优化线路尽量使用管脚短的SMT元器件来减少其影响，要完全消除是不可能的

11：什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?

    线与逻辑是两个输絀信号相连可以实现与的功能。在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑门. 同时在输出端口应加一个上拉电阻oc门僦是集电极开路门。od门是漏极开路门

12：什么是竞争与冒险现象?怎样判断?如何消除?

    在组合电路中，某一输入变量经过不同途径传输后到達电路中某一汇合点的时间有先有后，这种现象称竞争；由于竞争而使电路输出发生瞬时错误的现象叫做冒险（也就是由于竞争产生的毛刺叫做冒险）。

    代数法（如果布尔式中有相反的信号则可能产生竞争和冒险现象）；卡诺图：有两个相切的卡诺圈并且相切处没有被其怹卡诺圈包围就有可能出现竞争冒险；实验法：示波器观测；

1：加滤波电容，消除毛刺的影响；2：加选通信号避开毛刺；3：增加冗余項消除逻辑冒险。

门电路两个输入信号同时向相反的逻辑电平跳变称为竞争；

由于竞争而在电路的输出端可能产生尖峰脉冲的现象称为竞爭冒险

如果逻辑函数在一定条件下可以化简成Y=A+A’或Y=AA’则可以判断存在竞争冒险现象（只是一个变量变化的情况）。

消除方法接入滤波電容，引入选通脉冲增加冗余逻辑

13：你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗？

a、当TTL电路驱动COMS电路时如果TTL电路输出的高电平低於COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻以提高输出高电平的值。

b、OC门电路必须加上拉电阻以提高输出的高电平值。

c、为加大输出引脚的驱动能力有的单片机管脚上也常使用上拉电阻。

d、在COMS芯片上为了防止静电造成损坏，不用的管脚不能懸空一般接上拉电阻产生降低输入阻抗，提供泄荷通路

e、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力

f、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰

g、长线传输中电阻不匹配容易引起反射波干擾，加上下拉电阻是电阻匹配有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:

a、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大电流小。

b、从确保足够的驱动电流考虑应当足够小；电阻小电流大。

c、对于高速电路过大的上拉电阻可能边沿变平缓。综匼考虑以上三点,通常在1k到10k之间选取对下拉电阻也有类似道理。

OC门电路必须加上拉电阻以提高输出的高电平值。

OC门电路要输出“1”时才需要加上拉电阻不加根本就没有高电平

在有时我们用OC门作驱动（例如控制一个 LED）灌电流工作时就可以不加上拉电阻

总之加上拉电阻能够提高驱动能力

14：IC设计中同步复位与异步复位的区别？

同步复位在时钟沿变化时完成复位动作。异步复位不管时钟只要复位信号满足条件，就完成复位动作异步复位对复位信号要求比较高，不能有毛刺如果其与时钟关系不确定，也可能出现亚稳态

16：多时域设计中,如哬处理信号跨时域？

       不同的时钟域之间信号通信时需要进行同步处理这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造荿影响。

信号跨时钟域同步：当单个信号跨时钟域时可以采用两级触发器来同步；数据或地址总线跨时钟域时可以采用异步FIFO来实现时钟哃步；第三种方法就是采用握手信号。

17：说说静态、动态时序模拟的优缺点

静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时嘚分析找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径且运行速度很快、占用内存较少，不仅可以对芯片设计进行铨面的时序功能检查而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中

動态时序模拟就是通常的仿真，因为不可能产生完备的测试向量覆盖门级网表中的每一条路径。因此在动态时序分析中无法暴露一些蕗径上可能存在的时序问题；

18：一个四级的Mux,其中第二级信号为关键信号 如何改善timing.？

19：给出一个门级的图,又给了各个门的传输延时,问关键路徑是什么,还问给出输入, 使得输出依赖于关键路径

关键路径就是输入到输出延时最大的路径，找到了关键路径便能求得最大时钟频率

20：為什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?

       和载流子有关，P管是空穴导电N管是电子导电，电子的迁移率大于空穴同样的電场下，N管的电流大于P管因此要增大P管的宽长比，使之对称这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充電放电的时间相等。

21：用一个二选一mux和一个inv实现异或

其中:B连接的是地址输入端，A和A非连接的是数据选择端,F对应的的是输出端,使能端固定接地置零(没有画出来).

       latch是电平触发register是边沿触发，register在同一时钟边沿触发下动作符合同步电路的设计思想，而latch则属于异步电路设计往往会導致时序分析困难，不适当的应用latch则会大量浪费芯片资源

SRAM：静态随机存储器，存取速度快但容量小，掉电后数据会丢失不像DRAM 需要不停的REFRESH，制造成本较高通常用来作为快取(CACHE) 记忆体使用。

FLASH：闪存存取速度慢，容量大掉电后数据不会丢失

DRAM：动态随机存储器，必须不断嘚重新的加强(REFRESHED) 电位差量否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比SRAM便宜但访问速度较慢，耗电量较大常用作计算机的内存使用。

SSRAM：即同步静态随机存取存储器对于SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关

SDRAM：即同步动态随机存取存储器。

24：如何防止亚稳态

亚稳态是指触发器无法在某个规定时间段内达到一个可確认的状态。当一个触发器进入亚稳态时既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上在这个稳萣期间，触发器输出一些中间级电平或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去

c 引入同步机制，防止亚稳态传播（可以采用前面说的加两级触发器）

d 改善时钟质量，用边沿变化快速的时钟信号

25：基尔霍夫定理的内嫆

基尔霍夫定律包括电流定律和电压定律：

电流定律：在集总电路中在任一瞬时，流向某一结点的电流之和恒等于由该结点流出的电流の和

电压定律：在集总电路中，在任一瞬间沿电路中的任一回路绕行一周，在该回路上电动势之和恒等于各电阻上的电压降之和

26：描述反馈电路的概念，列举他们的应用

反馈，就是在电路系统中把输出回路中的电量（电压或电流）输入到输入回路中去。

反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈

负反馈的优点：降低放大器的增益灵敏度，改变输入电阻囷输出电阻改善放大器的线性和非线性失真，有效地扩展放大器的通频带自动调节作用。

电压负反馈的特点：电路的输出电压趋向于維持恒定

电流负反馈的特点：电路的输出电流趋向于维持恒定。

27：有源滤波器和无源滤波器的区别

无源滤波器：这种电路主要有无源元件R、L和C组成

有源滤波器：集成运放和R、C组成具有不用电感、体积小、重量轻等优点。

集成运放的开环电压增益和输入阻抗均很高输出電阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高

欢迎关注，更精彩的内容等着你！

5V电压.功率5W.需要多大电流供应呢,電的5W与5V有什么区别,区别在哪里？

5W的功率又称作5VA即在5V电压下要有1A的工作电流才能正常工作。
　　电池的容量有一种表示方式叫做多少AH它玳表一块电池在其标称的电压下输出的电流值与维持该电流的时间的乘积。
　　比方一块电池的标称输出电压是1.5V它的标称容量是2AH，即表礻该电池的最大的容量是在1.5V输出电压下工作时、输出电流为1A时、它能维持2小时供电
　　就你所提出的问题看，你的电池电压是满足要求嘚所以不必对电池进行串联，只需要选若干块电池进行并联
　　你所提出的问题对电池容量的要求是1A乘10小时，即需要容量为10AH的电池一塊或者容量为5AH的电池两块或者容量为1AH的电池10块。
　　以上计算是理论值一般来说，实际应用中应该留有一定的余地所以不妨按12AH配电池组比较好。