今天看啥 热点：
看谁先把信号线踩低，谁就胜利。。。追问
那岂不是说如果两个主机同时想控制总线时，到底哪个会控制结果是随机的？？ 回答
是的，失败的那个会再发起总线事务。 提问者评价谢谢！
I2C总线接口协议设计及FPGA的实现摘　要:简单介绍了I2C总线规范和提出一种基于FAGA的I2C总线接口协议的设计方法,并给出了仿真结果。关键词:I2C总线;FPGA;Verilog HDL0　引言I2C总线是Philps公司开发的一种用于芯片间通讯的串行传输总线,它由串行时钟线SCL和串行数据线SDA完成全双工数据传送。由于它具有连线少、允许多主机控制、具有总线仲裁和同步等特点,被广泛应用到各个领域,并已经成为一种世界性的工业标准。本文结合现行的研究项目,利用ver-ilog HDL语言在FPGA上设计实现I2C总线接口功能。1　I2C总线的基本原理I2C总线数据传输时,在时钟高电平期间数据线上必须保持有稳定的逻辑电平状态,高电平为数据1,低电平为数据0。只有在时钟线为低电平时,才允许数据线的电平状态变化。起始信号:在时钟线保持高电平期间,数据线出现由高电平向低电平变化时启动I2C总线,为I2C总线的起始信号。终止信号:在时钟线保持高电平期间数据线上出现由低到高的电平变化时将停止I2C总线的数据传送,为I2C总线的终止信号。应答信号:I2C总线数据传送时,每传送一个字节数据后都必须有应答信号。应答信号在第九个时钟位上出现,接收器输出低电平为应答信号(A),输出高电平则为非应答信号(-A)。图1为一次完整的数据传输。按照设计要求需要有8位双向数据线(data-bus),1位时钟线(clk),2位控制线(drive和r/-w)、一位握手线(mcf)、一位串行时钟线(scl)及一位串行数据线(sda)共计14位输入输出引线。EDA模块的主要功能是完成并行数据与串行数据的转换,在转换过程中串行数据的输入与输出必须满足I2C总线规范。分频器:由FPGA的锁相环输出的稳定时钟信号,由于频率很高所以必须经过分频模块输出满足I2C总线要求的数据传输速率。I2C总线接口控制时序逻辑块:I2C总线数据传输的所有时序控制逻辑都由它产生,是这个I2C模块的核心。数据锁存器:根据读写使能信号(r/-w)存储I2C己接收的或待发送的数据。移位寄存器:在时序控制逻辑模块的控制下根据读写使能信号(r/-w)对数据进行正确地处理。3　verilog HDL代码设计由于I2C总线传输协议可知,I2C在传输过程中存在着几个固定的状态,因此我们采用同步状态机来设计I2C模块。主状态机共有5个状态:空闲(Idle),开始(Start),发送数据(Tx),接收数据(Rx),停止(Stop)。Idle:I2C总线处在空闲状态。Start:当drive信号为高电平时开始运作I2C模块,且根据(r/-w)判断进入下一状态。Tx:当(r/-w)为“0”时传输数据。Rx:当(r/-w)为“1”时接收数据。Stop:当数据传输完毕,跳入Stop状态。状态转移图如图3所示。4　仿真验证对I2C总线串口设计的系统调试主要是看串行时钟线(scl)及串行数据线(sda)的输出是否满足I2C总线规范。为此我们将I2C模块实例化了两个模块master和slave,并设计了顶层模块调用master和slave,使用了modelsim6.0进行了仿真。从图4和图5明显可知,当master的drive线置高电平且r/-w线为低电平时,I2C模块运作,产生起始信号Start,且在sda线发送8位数据,且在scl线发送9个时钟脉冲信号,等待mcf,若slave响应,则mcf为高电平,继续发5　结论从以上对master和slave接口的读写时序的模拟仿真结果可以看出,整个时序满足I2C总线协议的时序要求,并且所编写的I2C接口模块的Verilog HDL代码是可综合的。本人已成功下载至altera公司EP2S90F1020C5器件上且模拟了I2C总线接口功能,基本实现项目要求。下一字节数据,直到产生终止信号Stop,sda线和scl线置高电平,发送数据终止,等待下一个起始信号Start。同样的,当slave的drive线置高电平时,I2C模块运作,r/-w线为’1’时接收数据功能启动。当mcf为’1’时,slave响应master,且在这时刻才能保证接收数据的准确性,当出现终止信号Stop时数据接收终止,等待下一个起始信号Start。图4和图5准确反映了master发送3字节数据和slave准确接收3字节数据的功能。参考文献[1]　何立民.I2C总线应用系统设计[M].北京航空航天大学出版社,2004.[2]　夏宇闻.Verilog数字系统设计教程[M].北京航空航天大学出版社,2005.[3]　吴继华,王诚.Altera FPGA/CPLD设计(高级篇)[M].人民邮电出版社,2005.
不知道你问这个干嘛！提问者评价谢谢你，我们做论文时要用
ACR38智能卡读写器是龙杰智能卡公司（ACS)出的一款USB全速设备，专为在计算机环境下使用而设计。 此系列读写器产品将现代设计与最先进的技术融为一体，为一些特殊环境提供了一个恰当的解决方案。ACR38支持卡的类型支持读写所有符合T=0、T=1协议的CPU卡，支持市场上常用的存储卡： a)支持符合I2C总线协议的存储卡（空白存储卡）,例如： Atmel: AT24C01 / 02 / 04 / 08 / 16 / 32 / 64 / 128 / 256 / 512 / 1024 SGS-Thomson: ST14C02C, ST14C04C Gemplus: GFM1K, GFM2K, GFM4K, GFM8K b)具有256 字节 EEPROM智能存储空间以及写保护功能的SLE4432，SLE4442，SLE5542 c)具有1K字节 EEPROM智能存储空间以及写保护功能的 SLE4418， SLE4428 d)安全存储卡如： AT88SC153, AT88SC1608 它支持符合ISO 7816标准的智能卡、各种存储卡以及符合T=0或T=1协议的CPU卡。ACR38完全符合PC/SC（个人电脑/智能卡）标准，支持不同的操作系统，如MAC、Linux、 Microsoft 98或更高版本。该设备符合EMV 2000 一级(Europay, MasterCard and Visa) 认证，适合使用EMV卡的银行应用。另外，它的竖立的桥形外壳使得智能卡的插拔操作更为方便。 ACR38支持卡的类型:支持读写所有符合T=0、T=1协议的CPU卡，支持市场上常用的存储卡： a)支持符合I2C总线协议的存储卡（空白存储卡）,例如： Atmel: AT24C01 / 02 / 04 / 08 / 16 / 32 / 64 / 128 / 256 / 512 / 1024 SGS-Thomson: ST14C02C, ST14C04C Gemplus: GFM1K, GFM2K, GFM4K, GFM8K b)具有256 字节 EEPROM智能存储空间以及写保护功能的SLE4432，SLE4442，SLE5542 c)具有1K字节 EEPROM智能存储空间以及写保护功能的 SLE4418， SLE4428 d)安全存储卡如： AT88SC153, AT88SC1608 详细了解请进：.hk/chi/product.php?pos=ACR38 参考文献：龙杰智能卡有限公司.hk/chi/index.php
相关搜索：
相关阅读：
相关频道：
电脑硬件最近更新登陆名称：
用户密码：
全国分站:[][][][][]
来源:易考吧 &
& 【易考吧新闻信息门户网】
&看了本文的易考吧网友还看了
热门文章排行&&更多...浅谈I2C总线
单片机&嵌入式
单片机应用
嵌入式操作系统
学习工具&教程
学习和开发单片机的必备工具
(有问必答)
(带你轻松入门)
电子元件&电路模块
当前位置： >>
>> 浏览文章
浅谈I2C总线
I2C总线概述
I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司在80年代开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持40个组件。I2C总线的另一个优点是，它支持多主控(multimastering)，其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。
I2C总线的构成及信号类型
I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在IC与IC之间进行双向传送，最高传送速率100kbps。对于并联在一条总线上的每个IC都有唯一的地址。
I2C总线有两根信号线，一根为SDA（数据线），一根为SCL（时钟线），时钟信号是由主控器件产生。I2C总线在传送数据过程中共有三种类型信号，它们分别是：开始信号、结束信号和应答信号。
开始信号：SCL为高电平时，SDA由高电平转变为低电平跳变，表示开始通信。
结束信号：SCL为高电平时，SDA由低电平转变为高电平跳变，结束结束通信。
　　应答信号：接收数据的IC在接收到一个字节数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。
　　开始和结束信号都是由主机发出的，应答信号是由从机发出的，开始和结束通信过程的时序如图1所示。
　　这些信号中，起始信号是必需的，结束信号和应答信号，都可以不要。
I2C总线操作时序
I2C总线必须由主机（通常为微控制器）控制，主机产生串行时钟（SCL）控制总线的传输方向，并产生起始和停止条件。SDA线上的数据状态仅在SCL为低电平的期间才能改变，SCL为高电平的期间，SDA状态的改变被用来表示起始和停止条件。
　　在通信开始信号之后，发送的必须是器件的控制字节，其中高四位为器件类型识别符，接着三位为片选，最后一位为读写位，当为1时为读操作，为0时为写操作。该字节前七位表示器件的地址。
（注：SCL线上1~7位为7位接收器件地址，第8位为读写位，第9位为ACK应答位，紧接着的为第一个数据字节，然后是一位应答位，后面继续第2个数据字节。）
I2C总线的数据传送
A、主机向从机发送数据，数据传送方向在整个传送过程中不变。
有阴影部分表示数据由主机向从机传送，无阴影部分则表示数据由从机向主机传送。
A表示应答，/A表示非应答（高电平）。S表示起始信号，P表示终止信号。
B、主机在第一个字节(寻址字节)后，立即由从机读数据。
在从机产生响应时，主机从发送变成接收，从机从接收变成发送。之后，数据由从机发送，主机接收，每个应答由主机产生，时钟信号仍由主机产生。若主机要终止本次传输，则发送一个非应答信号(A)，接着主机产生停止条件。
C、在传送过程中，当需要改变传送方向时，起始信号和从机地址都被重复产生一次，但两次读/写方向位正好反相
I2C总线仲裁与时钟发生
在多主的通信系统中。总线上有多个节点，它们都有自己的寻址地址，可以作为从节点被别的节点访问，同时它们都可以作为主节点向其它的节点发送控制字节和传送数据。但是如果有两个或两个以上的节点都向总线上发送启动信号并开始传送数据，这样就形成了冲突。要解决这种冲突，就要进行仲裁的判决，这就是I2C总线上的仲裁。
I2C总线上的仲裁分两部分：SCL线的同步和SDA线的仲裁。
A、SCL线的同步（时钟同步）
SCL同步是由于总线具有线&与&的逻辑功能，即只要有一个节点发送低电平时，总线上就表现为低电平。当所有的节点都发送高电平时，总线才能表现为高电平。
由于线&与&逻辑功能的原理，当多个节点同时发送时钟信号时，在总线上表现的是统一的时钟信号。这就是SCL的同步原理。
B、SDA仲裁
SDA线的仲裁也是建立在总线具有线&与&逻辑功能的原理上的。
节点在发送1位数据后，比较总线上所呈现的数据与自己发送的是否一致。是，继续发送；否则，退出竞争。
SDA线的仲裁可以保证I2C总线系统在多个主节点同时企图控制总线时通信正常进行并且数据不丢失。总线系统通过仲裁只允许一个主节点可以继续占据总线。
C、仲裁过程
DATA1和DATA2分别是主节点向总线所发送的数据信号；
SDA为总线上所呈现的数据信号，SCL是总线上所呈现的时钟信号。
当主节点1、2同时发送起始信号时，两个主节点都发送了高电平信号。这时总线上呈现的信号为高电平，两个主节点都检测到总线上的信号与自己发送的信号相同，继续发送数据。
第2个时钟周期，2个主节点都发送低电平信号，在总线上呈现的信号为低电平，仍继续发送数据。
在第3个时钟周期，主节点1发送高电平信号，而主节点2发送低电平信号。根据总线的线&与&的逻辑功能，总线上的信号为低电平，这时主节点1检测到总线上的数据和自己所发送的数据不一样，就断开数据的输出级，转为从机接收状态。
这样主节点2就赢得了总线，而且数据没有丢失，即总线的数据与主节点2所发送的数据一样，而主节点1在转为从节点后继续接收数据，同样也没有丢掉SDA线上的数据。因此在仲裁过程中数据没有丢失。
I2C总线注意点
1.进行数据传送时，在SCL为高电平期间，SDA线上电平必须保持稳定，只有SCL为低时，才允许SDA线上电平改变状态。并且每个字节传送时都是高位在前。
2.对于应答信号，ACK=0时为有效应答位，说明从机已经成功接收到该字节，若为1则说明接受不成功。
3.如果从机需要延迟下一个数据字节开始传送的时间，可以通过把SCL电平拉低并保持来强制主机进入等待状态。
4.主机完成一次通信后还想继续占用总线在进行一次通信，而又不释放总线，就要利用重启动信号Sr。它既作为前一次数据传输的结束，又作为后一次传输的开始。
5.总线冲突时，按&低电平优先&的仲裁原则，把总线判给在数据线上先发送低电平的主器件。
6.在特殊情况下，若需禁止所有发生在I2C总线上的通信，可采用封锁或关闭总线，具体操作为在总线上的任一器件将SCL锁定在低电平即可。
7.SDA仲裁和SCL时钟同步处理过程没有先后关系，而是同时进行的。
【】【】【】【】
上一篇:下一篇:
CopyRight @
单片机教程网
, All Rights Reserved　　摘　要：本文介绍了I2C总线的概念、接口特性和传输时序，提出了一种用51系列单片机的C语言（C51）模拟I2C总线数据传输的软件方法，并给出了在数字高清晰度电视地面接收机中的应用。 关键词：I2C总线；单片机；C语言；高清晰度电视1　I2C总线概述 　　I2C（Intel－Integrated Circuit）总线是荷兰的Philips公司于八十年代初推出的一种芯片间串行总线扩展技术。它用两根线（数据线SDA、时钟线SCL）可完成总线上主机与器件的全双工同步数据传送，可极方便地构成多主机系统和外围器件扩展系统。I2C总线支持所有NMOS、CMOS、TTL等工艺制造的器件，其上所有的节点都连到同名的SDA、SCL上。I2C总方法，数据传送都有相同的操作模式，接口电器特性相同且独立，可在系统供电情况下从系统中移去或增加IC芯片，有I2C接口的外围器件都有应答能力，读写片内单元时有地址自动加1功能，易实现多个字节的自动操作。近年来，国际上有关公司制造了多达几百种的I2C总线器件，如8051系列单片机8XC752、LCD驱动器、RAM、I／O接口等芯片都使用了I2C总线接口。随着数字技术的发展，I2C总线控制系统已经应用于越来越多的电子产品。 2　I2C总线的数据传输 2．1　接口特性 　　I2C总线接口的数据线SDA和时钟线SCL必须经过上拉电阻接到正电源VDD上，各个I2C接口电路输出端必须是漏极开路或集电极开路，以便完成“线与”的功能。I2C的SDA和SCL都是双向传输线，当总线空闲时，此两线都是“1”（高电平）。由于不同的器件都会接到I2C总线，逻辑的“0”（低）及“1”（高）的信号电平取决于VDD的电压。总线上能连接的最大器件数取决于其电容容限400PF。 2．2　I2C总线上的传输时序 　　I2C总线上每传输一位数据都有一个时钟脉冲相对应，在标准模式下可达100 kbit／s，高速模式下可达400kbit／s，总线上依据器件功能不同可建立简单的主／从关系（master／slave），只有带CPU的器件才可成主控器。图1为I2C总线一次完整的数据传输。SCL为高期间，SDA状态必须稳定，SCL为低时才允许SDA状态变化。SCL保持高电平期间，SDA出现由高至低的转换将启动I2C总线，出现由低至高的转换将停止数据传输。起始和终止信号通常由主控器产生。I2C总线的信号时序有严格规定，本应用采用标准模式，SCL低电平周期≥4．7μs，SCL高电平周期≥4．0μs，START和STOP之间的总线空闲时间≥4．7μs。 　　I2C 总线上传送的每个字节必须为8位，启动和停止之间可传输的数据字节数不受限制。采用串行传送，首先传送最高位，每传送一个字节后必须跟一个应答位。主控器产生应答所需的时钟脉冲期间，发送器必须释放数据线（SDA为高），以便接收器输出应答位。低电平为应答信号，高电平为非应答信号。非应答信号是当主控器作为接收器时，收到最后一个字节数据后，必须发送一个非应答信号给被控发送器，使被控发送器释放数据线，以便主控器发停止信号，终止数据传送。当从器件不能再接收字节时也会出现非应答 信号这种情况。 　　I2C总线上的器件一般有两个地址：受控地址和通用广播访问地址，每个器件有唯一的受控地址用于定点通信，而相同的通用广播访问地址则用于主控方同时对所有器件进行访问。如图1所示，起始信号后主控器发送的第一个字节就是被读器件的受控地址，称作寻址字节。寻址字节由高7位地址和最低1位方向位组成，方向位为“0”表明主控器对被控器的写操作（W），方向位为 “1”表明对被控器的读操作（R）。总线上每个器件在起始信号后都把自己的地址与寻址字节的前7位相比较，如相同则器件被选中，产生应答，并根据读写位决定在数据传送中是接收还是发送。无论是主发、主收还是从发、从收，都是由主器件控制，数据传送完后，主控器都必须发停止信号。　　3　I2C总线的C51语言实现 　　C51语言是针对Intel的8位单片机MCS－51系列而开发的、具有一般C语言特点的高级编程语言。从1985年至今，有许多公司推出 51系列的C语言编译器，其中以Franklin C51编译器在代码生成方面较为领先，它可生成最少的代码，支持浮点和长整数、重入和递归。头文件reg51．h中包含了51单片机的特殊功能寄存器（SFR）的字节定义与位定义。为了与具有I2C总线接口的51单片机兼容，可在程序开始处定义单片机的P1．6和P1．7作为I2C总线的SCL和SDA信号，实际中也可用其它的I／O引脚作为SCL和SDA信号。C51语言中只要用赋值语句”＝”就可实现I／O口某位的数据输出和读入。现将I2C总线底层读写函数接口及功能列举如下，它可用于没有内部I2C接口的51系列单片机与I2C总线器件通信。 ＃include＜reg51．h＞ ／＊全局符号定义＊／ ＃define HIGH1 ＃define LOW 0 ＃define FALSE0 ＃define TRUE1 ＃define time 1 ＃define uchar unsigned char　　 ＃define uint unsigned int sbit SCL＝P1＾6； sbie SDA＝P1＾7； 1）函数原型：void delay（uchar nu m）　 功　　能：用for（）循环提供延时。在实际应用中可依具体情况改变传入参数，但必须满足I2C总线时序中对SCL高、低电平周期的要求，本应用中取1，调用形式为delay（time）。 2）函数原型：void start（void）　 功　　能：提供I2C总线工作时序中的起始位，在SCL＝HIGH期间，SDA出现由高到底的转变，返回前将SCL拉低，允许数据变化，准备传输。其中调用函数1。 3）函数原型：void stop（void）　 功　　能：函数提供I2C总线工作时序中的起始位，在SCL＝HIGH期间，SDA出现由低到高的转变。其中调用函数1。 4）函数原型：void sendbyte（uchar b，uchar＊error）　 　 功　　能：在时钟作用下，将入口参数b中8位数据由高至低通过SDA线发送，并读回应答信号，存于指针变量＊error中。其中调用函数1、2、3。 5）函数原型：void readbyte（uchar＊b，bit Ack）　 功　　能：函数在时钟作用下接收8位数据，存于＊b中，先接收的为高位，并发送应答信号（Ack＝0），当接收到最后一字节时发送非应答（Ack＝1）。其中调用函数1、2、3。 6）函数原型：void send－n－byte（uchar＊info，uint n，uchar address，uchar＊fault）　 功　　能：向I2C器件连续发送n个数据字节，数据存于数组info［］中，address为器件受控地址，末位为0（写），n个数据的地址可作为数据字节发送，或设置地址自动加减功能。＊fault存收到的应答位。其中调用函数1－4。 7）函数原型：void receive＿n＿byte（uchar＊info，uint n，uchar address，uchar＊fault）　 功　　能：从I2 C器件连续接收n个字节的数据，存于数组info［］中，address为器件地址，本函数保证器件地址末位是1（读），n个数据的器件内地址可作为数据字节发送，或设置地址自动加减功能。收最后一字节时发非应答信号1。＊fault存收到的应答位。其中调用函数1－5。 　　以下仅以sendbyte（）函数原型为例说明C51如何具体实现I2C总线的发送： void sendbyte（uchar b，uchar＊error） ｛int count； bit data＿bit； ＊error＝0； for（count＝7；count＞＝0；count－－） ｛data＿bit＝（bit）（b＆0x80）； b＝b＜＜1； ／＊送数据位，产生时钟脉冲＊／ SDA＝data＿bit； SCL＝LOW；delay（time）； SCL＝HIGH；delay（time）； SCL＝LOW；delay（time）； ｝ ／＊释放数据线，产生时钟脉冲，读回应答＊／　　SDA＝HIGH；　　SCL＝LOW；delay（time）； SCL＝HIGH；delay（time）； ＊error＝（uchar）SDA； ／＊释放数据线，时钟置低＊／ SDA＝HIGH； SCL＝LOW；delay（time）；｝ 4　I2C总线用于HDTV数字地面接收机 　　数字高清晰度电视HDTV（High Definition Televi－sion）是继黑白电视和彩色电视之后的第三代电视系统，与目前市场上的电视相比，其水平和垂直两个方向的图像质量（分辨率）提高一倍以上，在使用大屏幕显示器或近距离观看时其图像细腻逼真，无闪烁感和粗糙感，质量与35mm电影相当，再配以数字环绕音响，使收视效果大幅度提高。HDTV 节目全部采用数字方式制作、发送和接收，使图像质量接近演播室。同时，数字电视系统还能够提供多种业务，实现交互、数据广播和计算机联网等功能。美国于 1998年11月率先正式开播数字HDTV信号。我国从1996年启动国家重大产业工程项目HDTV功能样机系统研究开发工程，已成功在50周年国庆时进行了数字电视试播。 　　本HDTV数字地面接收系统以欧洲的DVB－T （Digital Video Broadcasting Terrestrial）为标准，完成信道解调解码，输出标准的MPEG－2码流，由于采用了COFDM（Coded Orthogonal Frequency Division Multi－plexing）编码正交频分复用技术，能有效对抗多经传播和同频干扰。本接收机的主要特点是采用带有I2C总线接口的L64系列芯片，AT89C52通过I2C总线完成对L64芯片内寄存器的读写操作和监控，与PC配合实现基于参数配置、模式转换、状态读取的调试功能。结构简单，调试方便。信道解调解码的硬件基本组成如图2（未画出上拉电阻）。　　美国LSILogic公司的L64系列是专用的以DVB为标准的解调解码芯片，该系列内部模块化，接口标准化，且带有I2C 总线接口，连接简单。L64系列功能完善，L64780、L64724、L64768单独使用即可分别完成DVB标准的地面、卫星、有线电视信号解调的全部过程。目前，L64系列可配合使用。如图2，信道出来的信号先经过调谐器变为中频信号，送入L64780完成主要的OFDM解调，其输出经 L64724Viterbi译码，L64768RS译码，完成前向纠错，输出标准的MPEG－2码流。下面仅以L64768为例介绍读写某一寄存器的 C51函数原型及主要功能： 定义768的受控地址：＃define LSI0xfe函数原型：uchar general＿call（void） 功　　能：general＿call（）函数调用send＿n＿byte（）函数，发特殊寻址字节0x00和0x06，若应答为零返回0，否则重复上一操作，若发5次后仍无应答返回1。在主程序初始化化时调此函数，主程序根据返回。 函数原型：uchar 768＿fec＿rd（uint group，uint addr，uint＊data） 功　　能：768＿fec＿rd（）函数调用send＿n＿byte（）和receive＿n＿byte（），从FEC寄存器读出一字节数据存于指针变量＊data中，group为组号，输入的组号要翻译成相应的组地址group＿addr，addr为FEC寄存器地址，LSI作为每次起始信号后的寻址字节。依据768的传输时序，先发addr的低字节，再发送addr的高字节，然后发group＿addr，即可读出相应寄存器中的数据。组号出错返回1；收到非应答信号返回0；读正确返回2。主程序根据返回值，做相应操作。　　5　结束语　　随着广播电视技术迅速走向数字时代，HDTV在今后五年逐步在世界范围走向市场成为可能。I2C总线技术应用于HDTV数字地面接收机中，用8位单片机对接收机的状态进行控制，不仅减少了总线数量，提高了可靠性，而且还较大降低了成本。在实际使用时，可加上键盘、显示电路及相应程序，或用PC通过RS232口与单片机通信，进行调试。本应用已用于我国HDTV功能样机系统研究开发工程。 由衷地感谢导师葛建华教授的指导和帮助。　　需要更多学习资料，想要进一步学习交流请加QQ:；QQ交流学习群：　　
楼主发言：2次 发图：0张 | 更多
　　高手　　
　　欢迎关注我们：/IMaSh
　　好喜欢呀
看了一遍又一遍
请遵守言论规则，不得违反国家法律法规回复(Ctrl+Enter)