您好，欢迎来到捷配电子市场网
您所在的位置：&&&&&&其他&&详解芯片的设计生产流程
层层光罩，叠起一颗芯片首先，目前已经知道一颗 IC 会产生多张的光罩，这些光罩有上下层的分别，每层有各自的任务。下图为简单的光罩例子，以积体电路中最基本的元件 CMOS 为范例，CMOS 全名为互补式金属氧化物半导体（Complementary metalCoxideCsemiconductor），也就是将 NMOS 和 PMOS 两者做结合，形成 CMOS。至于什么是金属氧化物半导体（MOS）？这种在芯片中广泛使用的元件比较难说明，一般读者也较难弄清，在这里就不多加细究。下图中，左边就是经过电路布局与绕线后形成的电路图，在前面已经知道每种颜色便代表一张光罩。右边则是将每张光罩摊开的样子。制作是，便由底层开始，依循上一篇 IC 芯片的制造中所提的方法，逐层制作，最后便会产生期望的芯片了。至此，对于 IC 设计应该有初步的了解，整体看来就很清楚 IC 设计是一门非常复杂的专业，也多亏了电脑辅助软体的成熟，让 IC 设计得以加速。IC 设计厂十分依赖工程师的智慧，这e所述的每个步骤都有其专门的知识，皆可独立成多门专业的课程，像是撰写硬体描述语言就不单纯的只需要熟悉程式语言，还需要了解逻辑电路是如何运作、如何将所需的演算法转换成程式、合成软体是如何将程式转换成逻辑闸等问题。什么是晶圆？在半导体的新闻中，总是会提到以尺寸标示的晶圆厂，如 8 寸或是 12 寸晶圆厂，然而，所谓的晶圆到底是什么东西？其中 8 寸指的是什么部分？要产出大尺寸的晶圆制造又有什么难度呢？以下将逐步介绍半导体最重要的基础――「晶圆」到底是什么。晶圆（wafer），是制造各式电脑芯片的基础。我们可以将芯片制造比拟成用乐高积木盖房子，藉由一层又一层的堆叠，完成自己期望的造型（也就是各式芯片）。然而，如果没有良好的地基，盖出来的房子就会歪来歪去，不合自己所意，为了做出完美的房子，便需要一个平稳的基板。对芯片制造来说，这个基板就是接下来将描述的晶圆。首先，先回想一下小时候在玩乐高积木时，积木的表面都会有一个一个小小圆型的凸出物，藉由这个构造，我们可将两块积木稳固的叠在一起，且不需使用胶水。芯片制造，也是以类似这样的方式，将后续添加的原子和基板固定在一起。因此，我们需要寻找表面整齐的基板，以满足后续制造所需的条件。在固体材料中，有一种特殊的晶体结构──单晶（Monocrystalline）。它具有原子一个接着一个紧密排列在一起的特性，可以形成一个平整的原子表层。因此，采用单晶做成晶圆，便可以满足以上的需求。然而，该如何产生这样的材料呢，主要有二个步骤，分别为纯化以及拉晶，之后便能完成这样的材料。如何制造单晶的晶圆纯化分成两个阶段，第一步是冶金级纯化，此一过程主要是加入碳，以氧化还原的方式，将氧化硅转换成 98% 以上纯度的硅。大部份的金属提炼，像是铁或铜等金属，皆是采用这样的方式获得足够纯度的金属。但是，98% 对于芯片制造来说依旧不够，仍需要进一步提升。因此，将再进一步采用西门子制程（Siemens process）作纯化，如此，将获得半导体制程所需的高纯度多晶硅。▲ 硅柱制造流程（Source： Wikipedia）接着，就是拉晶的步骤。首先，将前面所获得的高纯度多晶硅融化，形成液态的硅。之后，以单晶的硅种（seed）和液体表面接触，一边旋转一边缓慢的向上拉起。至于为何需要单晶的硅种，是因为硅原子排列就和人排队一样，会需要排头让后来的人该如何正确的排列，硅种便是重要的排头，让后来的原子知道该如何排队。最后，待离开液面的硅原子凝固后，排列整齐的单晶硅柱便完成了。▲ 单晶硅柱（Souse：Wikipedia）然而，8寸、12寸又代表什么东西呢？他指的是我们产生的晶柱，长得像铅笔笔U的部分，表面经过处理并切成薄圆片后的直径。至于制造大尺寸晶圆又有什么难度呢？如前面所说，晶柱的制作过程就像是在做棉花糖一样，一边旋转一边成型。有制作过棉花糖的话，应该都知道要做出大而且扎实的棉花糖是相当困难的，而拉晶的过程也是一样，旋转拉起的速度以及温度的控制都会影响到晶柱的品质。也因此，尺寸愈大时，拉晶对速度与温度的要求就更高，因此要做出高品质 12 寸晶圆的难度就比 8 寸晶圆还来得高。只是，一整条的硅柱并无法做成芯片制造的基板，为了产生一片一片的硅晶圆，接着需要以钻石刀将硅晶柱横向切成圆片，圆片再经由抛光便可形成芯片制造所需的硅晶圆。经过这么多步骤，芯片基板的制造便大功告成，下一步便是堆叠房子的步骤，也就是芯片制造。至于该如何制作芯片呢？层层堆叠打造的芯片在介绍过硅晶圆是什么东西后，同时，也知道制造 IC 芯片就像是用乐高积木盖房子一样，藉由一层又一层的堆叠，创造自己所期望的造型。然而，盖房子有相当多的步骤，IC 制造也是一样，制造 IC 究竟有哪些步骤？接下来将就 IC 芯片制造的流程做介绍。在开始前，我们要先认识 IC 芯片是什么。IC，全名积体电路（Integrated Circuit），由它的命名可知它是将设计好的电路，以堆叠的方式组合起来。藉由这个方法，我们可以减少连接电路时所需耗费的面积。下图为 IC 电路的 3D 图，从图中可以看出它的结构就像房子的藕椭徊阋徊愣训庖簿褪俏位峤 IC 制造比拟成盖房子。▲ IC 芯片的 3D 剖面图。（Source：Wikipedia）从上图中 IC 芯片的 3D 剖面图来看，底部深蓝色的部分就是上一篇介绍的晶圆，从这张图可以更明确的知道，晶圆基板在芯片中扮演的角色是何等重要。至于红色以及土黄色的部分，则是于 IC 制作时要完成的地方。首先，在这e可以将红色的部分比拟成高楼中的一楼大厅。一楼大厅，是一栋房子的门户，出入都由这e，在掌握交通下通常会有较多的机能性。因此，和其他楼层相比，在兴建时会比较复杂，需要较多的步骤。在 IC 电路中，这个大厅就是逻辑闸层，它是整颗 IC 中最重要的部分，藉由将多种逻辑闸组合在一起，完成功能齐全的 IC 芯片。黄色的部分，则像是一般的楼层。和一楼相比，不会有太复杂的构造，而且每层楼在兴建时也不会有太多变化。这一层的目的，是将红色部分的逻辑闸相连在一起。之所以需要这么多层，是因为有太多线路要连结在一起，在单层无法容纳所有的线路下，就要多叠几层来达成这个目标了。在这之中，不同层的线路会上下相连以满足接线的需求。分层施工，逐层架构知道 IC 的构造后，接下来要介绍该如何制作。试想一下，如果要以油漆喷罐做精细作图时，我们需先割出图形的遮盖板，盖在纸上。接着再将油漆均匀地喷在纸上，待油漆乾后，再将遮板拿开。不断的重复这个步骤后，便可完成整齐且复杂的图形。制造 IC 就是以类似的方式，藉由遮盖的方式一层一层的堆叠起来。制作 IC 时，可以简单分成以上 4 种步骤。虽然实际制造时，制造的步骤会有差异，使用的材料也有所不同，但是大体上皆采用类似的原理。这个流程和油漆作画有些许不同，IC 制造是先涂料再加做遮盖，油漆作画则是先遮盖再作画。以下将介绍各流程。金属溅镀：将欲使用的金属材料均匀洒在晶圆片上，形成一薄膜。涂布光阻：先将光阻材料放在晶圆片上，透过光罩（光罩原理留待下次说明），将光束打在不要的部分上，破坏光阻材料结构。接着，再以化学药剂将被破坏的材料洗去。蚀刻技术：将没有受光阻保护的硅晶圆，以离子束蚀刻。光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程最后便会在一整片晶圆上完成很多 6IC 芯片，接下来只要将完成的方形 IC 芯片剪下，便可送到封装厂做封装，至于封装厂是什么东西？就要待之后再做说明▲ 各种尺寸晶圆的比较。（Source：Wikipedia）纳米制程是什么？三星以及台积电在先进半导体制程打得相当火热，彼此都想要在晶圆代工中抢得先机以争取订单，几乎成了 14 纳米与 16 纳米之争，然而 14 纳米与 16 纳米这两个数字的究竟意义为何，指的又是哪个部位？而在缩小制程后又将来带来什么好处与难题？以下我们将就纳米制程做简单的说明。纳米到底有多细微？在开始之前，要先了解纳米究竟是什么意思。在数学上，纳米是 0. 公尺，但这是个相当差的例子，毕竟我们只看得到小数点后有很多个零，却没有实际的感觉。如果以指甲厚度做比较的话，或许会比较明显。用尺规实际测量的话可以得知指甲的厚度约为 0.0001 公尺（0.1 毫米），也就是说试着把一片指甲的侧面切成 10 万条线，每条线就约等同于 1 纳米，由此可略为想像得到 1 纳米是何等的微小了。知道纳米有多小之后，还要理解缩小制程的用意，缩小电晶体的最主要目的，就是可以在更小的芯片中塞入更多的电晶体，让芯片不会因技术提升而变得更大；其次，可以增加处理器的运算效率；再者，减少体积也可以降低耗电量；最后，芯片体积缩小后，更容易塞入行动装置中，满足未来轻薄化的需求。再回来探究纳米制程是什么，以 14 纳米为例，其制程是指在芯片中，线最小可以做到 14 纳米的尺寸，下图为传统电晶体的长相，以此作为例子。缩小电晶体的最主要目的就是为了要减少耗电量，然而要缩小哪个部分才能达到这个目的？左下图中的 L 就是我们期望缩小的部分。藉由缩小闸极长度，电流可以用更短的路径从 Drain 端到 Source 端（有兴趣的话可以利用 Google 以 MOSFET 搜寻，会有更详细的解释）。此外，电脑是以 0 和 1 作运算，要如何以电晶体满足这个目的呢？做法就是判断电晶体是否有电流流通。当在 Gate 端（绿色的方块）做电压供给，电流就会从 Drain 端到 Source 端，如果没有供给电压，电流就不会流动，这样就可以表示 1 和 0。（至于为什么要用 0 和 1 作判断，有兴趣的话可以去查布林代数，我们是使用这个方法作成电脑的）尺寸缩小有其物理限制不过，制程并不能无限制的缩小，当我们将电晶体缩小到 20 纳米左右时，就会遇到量子物理中的问题，让电晶体有漏电的现象，抵销缩小 L 时获得的效益。作为改善方式，就是导入 FinFET（Tri-Gate）这个概念，如右上图。在 Intel 以前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所导致的漏电现象。更重要的是，藉由这个方法可以增加 Gate 端和下层的接触面积。在传统的做法中（左上图），接触面只有一个平面，但是采用 FinFET（Tri-Gate）这个技术后，接触面将变成立体，可以轻易的增加接触面积，这样就可以在保持一样的接触面积下让 Source-Drain 端变得更小，对缩小尺寸有相当大的帮助。最后，则是为什么会有人说各大厂进入 10 纳米制程将面临相当严峻的挑战，主因是 1 颗原子的大小大约为 0.1 纳米，在 10 纳米的情况下，一条线只有不到 100 颗原子，在制作上相当困难，而且只要有一个原子的缺陷，像是在制作过程中有原子掉出或是有杂质，就会产生不知名的现象，影响产品的良率。如果无法想像这个难度，可以做个小实验。在桌上用 100 个小珠子排成一个 10×10 的正方形，并且剪裁一张纸盖在珠子上，接着用小刷子把旁边的的珠子刷掉，最后使他形成一个 10×5 的长方形。这样就可以知道各大厂所面临到的困境，以及达成这个目标究竟是多么艰巨。随着三星以及台积电在近期将完成 14 纳米、16 纳米 FinFET 的量产，两者都想争夺 Apple 下一代的 iPhone 芯片代工，我们将看到相当精彩的商业竞争，同时也将获得更加省电、轻薄的手机，要感谢摩尔定律所带来的好处呢。告诉你什么是封装经过漫长的流程，从设计到制造，终于获得一颗 IC 芯片了。然而一颗芯片相当小且薄，如果不在外施加保护，会被轻易的刮伤损坏。此外，因为芯片的尺寸微小，如果不用一个较大尺寸的外壳，将不易以人工安置在电路板上。因此，接下来要针对封装加以描述介绍。目前常见的封装有两种，一种是电动玩具内常见的，黑色长得像蜈蚣的 DIP 封装，另一为购买盒装 CPU 时常见的 BGA 封装。至于其他的封装法，还有早期 CPU 使用的 PGA（Pin Grid Array；Pin Grid Array）或是 DIP 的改良版 QFP（塑料方形扁平封装）等。因为有太多种封装法，以下将对 DIP 以及 BGA 封装做介绍。传统封装，历久不衰首先要介绍的是双排直立式封装（Dual Inline Package；DIP），从下图可以看到采用此封装的 IC 芯片在双排接脚下，看起来会像条黑色蜈蚣，让人印象深刻，此封装法为最早采用的 IC 封装技术，具有成本低廉的优势，适合小型且不需接太多线的芯片。但是，因为大多采用的是塑料，散热效果较差，无法满足现行高速芯片的要求。因此，使用此封装的，大多是历久不衰的芯片，如下图中的 OP741，或是对运作速度没那么要求且芯片较小、接孔较少的 IC 芯片。▲ 左图的 IC 芯片为 OP741，是常见的电压放大器。右图为它的剖面图，这个封装是以金线将芯片接到金属接脚（Leadframe）。（Source ：左图 Wikipedia、右图 Wikipedia）至于球格阵列（Ball Grid Array，BGA）封装，和 DIP 相比封装体积较小，可轻易的放入体积较小的装置中。此外，因为接脚位在芯片下方，和 DIP 相比，可容纳更多的金属接脚。相当适合需要较多接点的芯片。然而，采用这种封装法成本较高且连接的方法较复杂，因此大多用在高单价的产品上。▲ 左图为采用 BGA 封装的芯片。右图为使用覆晶封装的 BGA 示意图。（Source： 左图 Wikipedia）行动装置兴起，新技术跃上舞台然而，使用以上这些封装法，会耗费掉相当大的体积。像现在的行动装置、穿戴装置等，需要相当多种元件，如果各个元件都独立封装，组合起来将耗费非常大的空间，因此目前有两种方法，可满足缩小体积的要求，分别为 SoC（System On Chip）以及 SiP（System In Packet）。在智慧型手机刚兴起时，在各大财经杂志上皆可发现 SoC 这个名词，然而 SoC 究竟是什么东西？简单来说，就是将原本不同功能的 IC，整合在一颗芯片中。藉由这个方法，不单可以缩小体积，还可以缩小不同 IC 间的距离，提升芯片的计算速度。至于制作方法，便是在 IC 设计阶段时，将各个不同的 IC 放在一起，再透过先前介绍的设计流程，制作成一张光罩。然而，SoC 并非只有优点，要设计一颗 SoC 需要相当多的技术配合。IC 芯片各自封装时，各有封装外部保护，且 IC 与 IC 间的距离较远，比较不会发生交互干扰的情形。但是，当将所有 IC 都包装在一起时，就是噩梦的开始。IC 设计厂要从原先的单纯设计 IC，变成了解并整合各个功能的 IC，增加工程师的工作量。此外，也会遇到很多的状况，像是通讯芯片的高频讯号可能会影响其他功能的 IC 等情形。此外，SoC 还需要获得其他厂商的 IP（intellectual property）授权，才能将别人设计好的元件放到 SoC 中。因为制作 SoC 需要获得整颗 IC 的设计细节，才能做成完整的光罩，这同时也增加了 SoC 的设计成本。或许会有人质疑何不自己设计一颗就好了呢？因为设计各种 IC 需要大量和该 IC 相关的知识，只有像 Apple 这样多金的企业，才有预算能从各知名企业挖角顶尖工程师，以设计一颗全新的 IC，透过合作授权还是比自行研发划算多了。折衷方案，SiP 现身作为替代方案，SiP 跃上整合芯片的舞台。和 SoC 不同，它是购买各家的 IC，在最后一次封装这些 IC，如此便少了 IP 授权这一步，大幅减少设计成本。此外，因为它们是各自独立的 IC，彼此的干扰程度大幅下降。▲ Apple Watch 采用 SiP 技术将整个电脑架构封装成一颗芯片，不单满足期望的效能还缩小体积，让手l有更多的空间放电池。（Source：Apple 官网）采用 SiP 技术的产品，最着名的非 Apple Watch 莫属。因为 Watch 的内部空间太小，它无法采用传统的技术，SoC 的设计成本又太高，SiP 成了首要之选。藉由 SiP 技术，不单可缩小体积，还可拉近各个 IC 间的距离，成为可行的折衷方案。下图便是 Apple Watch 芯片的结构图，可以看到相当多的 IC 包含在其中。▲ Apple Watch 中采用 SiP 封装的 S1 芯片内部配置图。（Source：chipworks）完成封装后，便要进入测试的阶段，在这个阶段便要确认封装完的 IC 是否有正常的运作，正确无误之后便可出货给组装厂，做成我们所见的电子产品。至此，半导体产业便完成了整个生产的任务。
版权与免责声明
凡本网注明“出处：捷配电子市场网”的所有作品，版权均属于捷配电子市场网，转载请必须注明捷配电子市场网，http://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
相关技术资料
热门技术资料
最新技术资料休闲娱乐生活服务其他类别扫扫有惊喜
科普：芯片的生产过程 高科技人才的领域芯片，又称微电路（microcircuit）、微芯片（microchip）、集成电路（英语：integrated circuit, IC）。是指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。对于芯片的制造，其过程就如同盖房子一样，先要有晶圆作为地基，然后再一层一层地往上叠加芯片，就可产出必要的 IC 芯片。然而，如果没有设计图，拥有再强的制造能力都没有用，因此，“建筑师”的角色相当重要。那么，芯片生产过程中的“建筑师”究竟是谁呢？在 IC 生产流程中，IC 多由专业 IC 设计公司进行规划、设计，像是联发科、高通、Intel 等知名大厂，都自行设计各自的 IC 芯片，提供不同规格、效能的芯片给下游厂商选择。因为 IC 是由各厂自行设计，所以 IC 设计十分仰赖工程师的技术，工程师的素质影响着企业的产品价值。然而，工程师们在设计一颗 IC 芯片时，究竟有哪些步骤呢？设计流程可以简单分成如下。
上一页&1共5页热门新闻更多
实时热点榜单热门视频
阅读下一篇视频推荐芯片制造流程详解，具体到每一个步骤
关键字: 芯片制造流程
【本文转自微信公号“半导体行业观察”（ID：icbank）】
这篇要讨论的重点则是半导体产业从上游到下游到底在做些什么。先来看一下关联图：
图片来源：自制
我们先从大方向了解，之后再局部解说。
半导体产业最上游是IC设计公司与硅晶圆制造公司，IC设公司计依客户的需求设计出电路图，硅晶圆制造公司则以多晶硅为原料制造出硅晶圆。中游的IC制造公司主要的任务就是把IC设计公司设计好的电路图移植到硅晶圆制造公司制造好的晶圆上。完成后的晶圆再送往下游的IC封测厂实施封装与测试，即大功告成啰！
局部解说开始！
(1)硅晶圆制造
半导体产业的最上游是硅晶圆制造。事实上，上游的硅晶圆产业又是由三个子产业形成的，依序为硅的初步纯化 → 多晶硅的制造 → 硅晶圆制造。
硅的初步纯化：
将石英砂(SiO2)转化成冶金级硅(硅纯度98%以上)。
石英砂。资料来源：农村信息网
冶金级硅。资料来源：Jimmybook
多晶硅的制造：
将冶金级硅制成多晶硅。这里的多晶硅可分成两种：高纯度(99.%，11N)与低纯度(99.99999%，7N)两种。高纯度是用来制做IC等精密电路IC，俗称半导体等级多晶硅；低纯度则是用来制做太阳能电池的，俗称太阳能等级多晶硅。
多晶硅。资料来源：太阳能单多晶硅材料
硅晶圆制造：
将多晶硅制成硅晶圆。硅晶圆又可分成单晶硅晶圆与多晶硅晶圆两种。一般来说，IC制造用的硅晶圆都是单晶硅晶圆，而太阳能电池制造用的硅晶圆则是单晶硅晶圆与多晶硅晶圆皆有。一般来说，单晶硅的效率会较多晶硅高，当然成本也较高。
硅晶圆。资料来源：台湾研准股份有限公司
前面提到硅晶圆制造，投入的是石英砂，产出的是硅晶圆。IC设计的投入则是「好人」们超强的脑力(和肝)，产出则是电路图，最后制成光罩送往IC制造公司，就功德圆满了！
不过，要让理工科以外的人了解IC设计并不是件容易的事(就像要让念理工的人了解复杂的衍生性金融商品一样)，作者必需要经过多次外出取材才有办法办到。这里先大概是一下观念，请大家发挥一下你们强大的想像力！
简单来讲，IC设计可分成几个步骤，依序为：规格制定 → 逻辑设计 → 电路布局 → 布局后模拟 → 光罩制作。
规格制定：
品牌厂或白牌厂(没有品牌的品牌厂)的工程师和IC设计工程师接触，并开出他们需要的IC的规格给IC设计工程师 (譬如说，第一个脚位和第二个脚位相加要等于第九个脚位)。讨论好规格后，工程师们就开始快乐的工作啰！
逻辑设计：
藉由软件的帮助，工程师们终于完成了逻辑设计图了，来看一下：
控制器逻辑图，资料来源：这里
所谓的「逻辑」设计图，就是指它是由简单的逻辑元件构成，而不是由半导体种类这篇提到的恶心的半导体电路元件 (如二极体、电晶体等，忘记得去复习一下喔！)所构成。什么是逻辑元件呢？像是AND Gate(故名思意，两个输入都是1的话，输出才是1，否则输出就是0)，OR Gate(两个输入只要有一个输入是1，输出就是1)等。逻辑元件会在IC设计单元再和大家做进一步的介绍。
电路布局：
基本上，就是利用软件的帮助，把友善的逻辑设计图，转化成恶心的电路图。如图：
积体电路图。图片来源：ddvip
大家应该很熟悉吧！里面大部分都是我们在半导体种类是到的二极体和电晶体啰！
布局后模拟：
就是再经由软件测试看看，结果是不是和当初「规格制定」是一样的结果啰！
光罩制作：
电路完成后，再把电路制作成一片片的光罩就大功告成啰！完成后的光罩即送往IC制造公司。来看一下光罩长什么样子吧！
光罩。图片来源：这里
(3) IC制造
IC制造的流程较复杂，但其实IC制造就只做一件事而已：把光罩上的电路图转移到晶圆上。它的过程其实和传统相片的制造过程非常类似 (当然，精密度差太多了)！你如果上网google一下「IC制造」，会看到很多火星文的资料，保证你看不懂那些流程到底代表什么意思。
IC制造的步骤是这样子的：薄膜→光阻→显影→蚀刻→光阻去除，然后不断的循环数十次。我们来看一下示意图
IC制程。图片来源：财报狗产业分析师Jeff
镀上金属(实际上不一定是金属)
在晶圆上涂上一层光阻(感光层)
用强光透过「光罩」后照在晶圆上。这样的话，除了「电路」该出现的部分，其余光阻的部分是不是都照到光了？
把没有光阻覆盖的薄膜冲蚀
光阻去除：
把上面的光阻去除，留下的薄膜部分就是电路图了！(这里假设电路图就是「一长条」而已，实际情况当然较复杂啰！)
很简单吧！当然，实际的过程没那么简单。实际的情形是光罩是由好几十层构成的，而每层需要的材质也不一样。也就是说，薄膜那一层需用不同的材质。譬如说，SiO2。
有趣吧！以上都只是前菜，在「半导体制程」单元会有更详细的介绍喔！
IC制造厂商完成的IC大致如下图：
晶圆完成品。图片来源：中国科普博览
这一片片的晶圆完成品就被送往IC封测厂，实行IC的封装与测试。
封装的流程大致如下：切割→黏贴→焊接→模封。
先讲一下观念好了，来看个CPU吧！
CPU。图片来源：tom's hardware
图片中央的就是CPU。CPU很大一个，但仔细看，中间那个金属部分才是CPU裸晶(又称晶粒，即未封装前的IC)的真正大小喔！其余的部分就是所谓的印刷电路板-PCB啰！
好！可以开始讲IC封装了！
第一步就是把IC制造公司送来的一片片晶圆切割成一颗颗长方形的IC啰！
把IC黏贴到PCB上
故名思义，把IC的小接脚焊接到PCB上，这样才和大PCB(如主机板)相容喔！
故名思义，就是把接脚模封起来。最近很hot的题材-BT树脂，就是用在这里喔！
有感觉吗？来看个图就较清楚了：
IC成品。图片来源：电子工程专辑
如图，中间的是晶粒，往外接到PCB上。
这样就大致完成啰！详细的封装与测试流程图，我们在IC封测单原会详细介绍，敬请期待啰！
好不容易呀！终于介绍完一颗IC的大致生产流程了！下一篇要介绍的就是IC产业链最上游：硅晶圆产业介绍。硅晶圆制造除了和半导体产业有关，也和最近最热门的太阳能产业有很大的关系，像是绿能、中美晶的公司都是生产硅晶圆的。记得要来看喔！
原标题：芯片制造流程详解，具体到每一个步骤
责任编辑:陶立烽您的位置： >
　 & &芯片和CPU有什么不同?
& & 　芯片是&集成电路&的俗称。集成电路有模拟集成电路和数字集成电路，如果一片集成电路（芯片）中既有模拟电路又有数字电路，则称其为数模混合集成电路。
　　CPU是中央处理器，包含运算器和控制器，是数字电路。如果将运算器和控制器集成在一片集成电路上，就称之为微处理器。目前人们将中央处理器与微处理器已经混为一谈了。
　　因此，CPU是一种数字芯片，只是众多芯片中的一类。
　　CPU的制造是一项极为复杂的过程，当今世上只有少数几家厂商具备研发和生产CPU的能力。CPU的发展史也可以看作是制作工艺的发展史。
　　CPU（Centralprocessingunit）是现代计算机的核心部件，又称为&微处理器（Microprocessor）&。对于PC而言，CPU的规格与频率常常被用来作为衡量一台电脑性能强弱重要指标。Intelx86架构已经经历了二十多个年头，而x86架构的CPU对我们大多数人的工作、生活影响颇为深远。
　　制造CPU的基本原料
　　如果问及CPU的原料是什么，大家都会轻而易举的给出答案&是硅。这是不假，但硅又来自哪里呢？其实就是那些最不起眼的沙子。难以想象吧，价格昂贵，结构复杂，功能强大，充满着神秘感的CPU竟然来自那根本一文不值的沙子。当然这中间必然要经历一个复杂的制造过程才行。不过不是随便抓一把沙子就可以做原料的，一定要精挑细选，从中提取出最最纯净的硅原料才行。试想一下，如果用那最最廉价而又储量充足的原料做成CPU，那么成品的质量会怎样，你还能用上像现在这样高性能的处理器吗？
　　英特尔技术人员在半导体生产工厂内使用自动化测量工具，依据严格的质量标准对晶圆的制造进度进行监测。
　　除去硅之外，制造CPU还需要一种重要的材料就是金属。目前为止，铝已经成为制作处理器内部配件的主要金属材料，而铜则逐渐被淘汰，这是有一些原因的，在目前的CPU工作电压下，铝的电迁移特性要明显好于铜。所谓电迁移问题，就是指当大量电子流过一段导体时，导体物质原子受电子撞击而离开原有位置，留下空位，空位过多则会导致导体连线断开，而离开原位的原子停留在其它位置，会造成其它地方的短路从而影响芯片的逻辑功能，进而导致芯片无法使用。这就是许多Northwood Penum 4换上SNDS（北木暴毕综合症）的原因，当发烧友们第一次给Northwood Penum 4超频就急于求成，大幅提高芯片电压时，严重的电迁移问题导致了CPU的瘫痪。这就是intel首次尝试铜互连技术的经历，它显然需要一些改进。不过另一方面讲，应用铜互连技术可以减小芯片面积，同时由于铜导体的电阻更低，其上电流通过的速度也更快。
　　除了这两样主要的材料之外，在芯片的设计过程中还需要一些种类的化学原料，它们起着不同的作用，这里不再赘述。
　　CPU 是怎么被制造出来的
　　（ 1 ） 硅提纯
　　生产 CPU 等芯片的材料是半导体，现阶段主要的材料是硅 Si ，这是一种非金属元素，从化学的角度来看，由于它处于元素周期表中金属元素区与非金属元素区的交界处，所以具有半导体的性质，适合于制造各种微小的晶体管，是目前最适宜于制造现代大规模集成电路的材料之一。
　　在硅提纯的过程中，原材料硅将被熔化，并放进一个巨大的石英熔炉。这时向熔炉里放入一颗晶种，以便硅晶体围着这颗晶种生长，直到形成一个几近完美的单晶硅。以往的硅锭的直径大都是 200 毫米，而 CPU 厂商正在增加 300 毫米晶圆的生产。
　　（ 2 ）切割晶圆
　　硅锭造出来了，并被整型成一个完美的圆柱体，接下来将被切割成片状，称为晶圆。晶圆才被真正用于 CPU 的制造。所谓的&切割晶圆&也就是用机器从单晶硅棒上切割下一片事先确定规格的硅晶片，并将其划分成多个细小的区域，每个区域都将成为一个 CPU 的内核 （Die） 。一般来说，晶圆切得越薄，相同量的硅材料能够制造的 CPU 成品就越多。
　　（ 3 ）影印（ Photolithography ）
　　在经过热处理得到的硅氧化物层上面涂敷一种光阻 （Photoresist） 物质，紫外线通过印制着 CPU 复杂电路结构图样的模板照射硅基片，被紫外线照射的地方光阻物质溶解。而为了避免让不需要被曝光的区域也受到光的干扰，必须制作遮罩来遮蔽这些区域。这是个相当复杂的过程，每一个遮罩的复杂程度得用 10GB 数据来描述。
　　（ 4 ）蚀刻 （Etching）
　　这是 CPU 生产过程中重要操作，也是 CPU 工业中的重头技术。蚀刻技术把对光的应用推向了极限。蚀刻使用的是波长很短的紫外光并配合很大的镜头。短波长的光将透过这些石英遮罩的孔照在光敏抗蚀膜上，使之曝光。接下来停止光照并移除遮罩，使用特定的化学溶液清洗掉被曝光的光敏抗蚀膜，以及在下面紧贴着抗蚀膜的一层硅。
　　然后，曝光的硅将被原子轰击，使得暴露的硅基片局部掺杂，从而改变这些区域的导电状态，以制造出 N 井或 P 井，结合上面制造的基片， CPU 的门电路就完成了。
　　（ 5 ）重复、分层
　　为加工新的一层电路，再次生长硅氧化物，然后沉积一层多晶硅，涂敷光阻物质，重复影印、蚀刻过程，得到含多晶硅和硅氧化物的沟槽结构。重复多遍，形成一个 3D 的结构，这才是最终的 CPU 的核心。每几层中间都要填上金属作为导体。 Intel 的 Penum 4 处理器有 7 层，而 AMD 的 Athlon 64 则达到了 9 层。层数决定于设计时 CPU 的布局，以及通过的电流大小。
　　（ 6 ）封装
　　这时的 CPU 是一块块晶圆，它还不能直接被用户使用，必须将它封入一个陶瓷的或塑料的封壳中，这样它就可以很容易地装在一块电路板上了。封装结构各有不同，但越高级的 CPU 封装也越复杂，新的封装往往能带来芯片电气性能和稳定性的提升，并能间接地为主频的提升提供坚实可靠的基础。
　　（ 7 ）多次测试
　　测试是一个 CPU 制造的重要环节，也是一块 CPU 出厂前必要的考验。这一步将测试晶圆的电气性能，以检查是否出了什么差错，以及这些差错出现在哪个步骤（如果可能的话）。接下来，晶圆上的每个 CPU 核心都将被分开测试。
　　由于 SRAM （静态随机存储器， CPU 中缓存的基本组成）结构复杂、密度高，所以缓存是 CPU 中容易出问题的部分，对缓存的测试也是 CPU 测试中的重要部分。
　　每块 CPU 将被进行完全测试，以检验其全部功能。某些 CPU 能够在较高的频率下运行，所以被标上了较高的频率;而有些 CPU 因为种种原因运行频率较低，所以被标上了较低的频率。最后，个别 CPU 可能存在某些功能上的缺陷，如果问题出在缓存上，制造商仍然可以屏蔽掉它的部分缓存，这意味着这块 CPU 依然能够出售，只是它可能是 Celeron 等低端产品。
　　当 CPU 被放进包装盒之前，一般还要进行最后一次测试，以确保之前的工作准确无误。根据前面确定的最高运行频率和缓存的不同，它们被放进不同的包装，销往世界各地。
　　cpu芯片的制作工艺
　　随着生产工艺的进步， CPU 应该是越做越小？可为什么现在 CPU 好像尺寸并没有减少多少，那么是什么原因呢？实际上 CPU 厂商很希望把 CPU 的集成度进一步提高，同样也需要把 CPU做得更小，但是因为现在的生产工艺还达不到这个要求。
　　生产工艺这 4 个字到底包含些什么内容呢，这其中有多少高精尖技术的汇聚， CPU 生产厂商是如何应对的呢？
　　晶圆尺寸
　　硅晶圆尺寸是在半导体生产过程中硅晶圆使用的直径值。硅晶圆尺寸越大越好，因为这样每块晶圆能生产更多的芯片。比如，同样使用 0.13 微米的制程在 200mm 的晶圆上可以生产大约 179个处理器核心，而使用 300mm 的晶圆可以制造大约 427 个处理器核心， 300mm 直径的晶圆的面积是 200mm 直径晶圆的 2.25 倍，出产的处理器个数却是后者的 2.385 倍，并且 300mm 晶圆实际的成本并不会比 200mm 晶圆来得高多少，因此这种成倍的生产率提高显然是所有芯片生产商所喜欢的。
　　然而，硅晶圆具有的一个特性却限制了生产商随意增加硅晶圆的尺寸，那就是在晶圆生产过程中，离晶圆中心越远就越容易出现坏点。因此从硅晶圆中心向外扩展，坏点数呈上升趋势，这样我们就无法随心所欲地增大晶圆尺寸。
　　总的来说，一套特定的硅晶圆生产设备所能生产的硅晶圆尺寸是固定的，如果对原设备进行改造来生产新尺寸的硅晶圆的话，花费的资金是相当惊人的，这些费用几乎可以建造一个新的生产工厂。不过半导体生产商们也总是尽最大努力控制晶圆上坏点的数量，生产更大尺寸的晶圆，比如 8086 CPU 制造时最初所使用的晶圆尺寸是 50mm ，生产 Penum 4 时使用 200mm 的硅晶圆，而 Intel 新一代 Pentium 4 Prescott 则使用 300mm 尺寸硅晶圆生产。 300mm 晶圆被主要使用在 90 纳米以及 65 纳米的芯片制造上。
　　蚀刻尺寸
　　蚀刻尺寸是制造设备在一个硅晶圆上所能蚀刻的一个最小尺寸，是 CPU 核心制造的关键技术参数。在制造工艺相同时，晶体管越多处理器内核尺寸就越大，一块硅晶圆所能生产的芯片的数量就越少，每颗 CPU 的成本就要随之提高。反之，如果更先进的制造工艺，意味着所能蚀刻的尺寸越小，一块晶圆所能生产的芯片就越多，成本也就随之降低。比如 8086 的蚀刻尺寸为 3 & m， Pentium 的蚀刻尺寸是 0.90 & m ，而 Pentium 4 的蚀刻尺寸当前是 0.09 & m （ 90 纳米）。 2006 年初 intel 酷睿发布，采用 65nm 蚀刻尺寸，到 2008 年酷睿 2 已经发展到 45nm 蚀刻尺寸， 2010 年 1 月英特尔发布第一代 Core i 系列处理器采用 32nm 的蚀刻尺寸， 2012 年 4 月，英特尔发布第三代 Core i 系列处理器采用 22nm 蚀刻尺寸， 2015 年初第五代 Core i 系列处理器采用 14nm 蚀刻尺寸，直到 2016 年第七代 Core i 系列 KabyLake 架构的处理器还在延续使用 14nm 蚀刻尺寸。
　　此外，每一款 CPU 在研发完毕时其内核架构就已经固定了，后期并不能对核心逻辑再作过大的修改。因此，随着频率的提升，它所产生的热量也随之提高，而更先进的蚀刻技术另一个重要优点就是可以减小晶体管间电阻，让 CPU 所需的电压降低，从而使驱动它们所需要的功率也大幅度减小。所以我们看到每一款新 CPU 核心，其电压较前一代产品都有相应降低，又由于很多因素的抵消，这种下降趋势并不明显。
　　我们前面提到了蚀刻这个过程是由光完成的，所以用于蚀刻的光的波长就是该技术提升的关键。目前在 CPU 制造中主要是采用 2489 埃和 1930 埃（ 1 埃 =0.1 纳米）波长的氪 / 氟紫外线，1930 埃的波长用在芯片的关键点上，主要应用于 0.18 微米和 0.13 微米制程中，而目前 Intel 是最新的 90 纳米制程则采用了波长更短的 1930 埃的氩 / 氟紫外线。
　　以上两点就是 CPU 制造工艺中的两个因素决定，也是基础的生产工艺。这里有些问题要说明一下。 Intel 是全球制造技术最先进且拥有工厂最多的公司（ Intel 有 10 家以上的工厂做 CPU），它掌握的技术也相当多，后面有详细叙述。 AMD 和 Intel 相比则是一家小公司，加上新工厂 Fab36 ，它有 3 家左右的 CPU 制造工厂。同时 AMD 没有能力自己研发很多新技术，它主要是通过战略合作关系获取技术。
　　在 0.25 微米制程上， AMD 和 Intel 在技术上处于同一水平，不过在向 0.18 微米转移时落在了后面。在感觉无法独自赶上 Intel 之后， AMD 和摩托罗拉建立了战略合作伙伴关系。摩托罗拉拥有很多先进的电子制造技术，用于 Apple 电脑 PowerPC 的芯片 HiPerMOS7（HiP7） 就是他们完成的; AMD 在获得授权后一下子就拥有了很多新技术，其中部分技术甚至比 Intel 的 0.13 微米技术还要好。现在 AMD 选择了 IBM 来共同开发 65 纳米和 45 纳米制造技术。它选择的这些都是相当有前景的合作伙伴，特别是 IBM ，一直作为业界的技术领袖，它是第一个使用铜互连、第一个使用低 K 值介电物质、第一个使用 SOI 等技术的公司。 AMD 获得的大多数技术很先进，而且对生产设备的要求不高，生产成本控制的很低，这也是 AMD 的优势。
　　图为 AMD 的新工厂 Fab36 中采用的 APM 3.0 （Automated Precision Manufacturing） 技术，可进一步实现制造的自动化，效率化。同时 AMD 还建造了自己的无尘实验室。
　　金属互连层
　　在前面的第 5 节&重复、分层&中，我们知道了不同 CPU 的内部互连层数是不同的。这和厂商的设计是有关的，但它也可以间接说明 CPU 制造工艺的水平。这种设计没有什么好说的了， Intel 在这方面已经落后了，当他们在 0.13 微米制程上使用 6 层技术时，其他厂商已经使用 7 层技术了;而当 Intel 准备好使用 7 层时， IBM 已经开始了 8 层技术;当 Intel 在 Prescott 中引人 7层带有 Low k 绝缘层的铜连接时， AMD 已经用上 9 层技术了。更多的互连层可以在生产上亿个晶体管的 CPU（ 比如 Prescott） 时提供更高的灵活性。
　　我们知道当晶体管的尺寸不断减小而处理器上集成的晶体管又越来越多的时候，连接这些晶体管的金属线路就更加重要了。特别是金属线路的容量直接影响信息传送的速度。在 90 纳米制程上， Intel 推出了新的绝缘含碳的二氧化硅来取代氟化硅酸盐玻璃，并同时表示这可以增加 18% 的内部互连效率。
　　封装测试过程
　　接下来的几个星期就需要对晶圆进行一关接一关的测试，包括检测晶圆的电学特性，看是否有逻辑错误，如果有，是在哪一层出现的等等。而后，晶圆上每一个出现问题的芯片单元将被单独测试来确定该芯片有否特殊加工需要。
　　而后，整片的晶圆被切割成一个个独立的处理器芯片单元。在最初测试中，那些检测不合格的单元将被遗弃。这些被切割下来的芯片单元将被采用某种方式进行封装，这样它就可以顺利的插入某种接口规格的主板了。大多数intel和AMD的处理器都会被覆盖一个散热层。在处理器成品完成之后，还要进行全方位的芯片功能检测。这一部会产生不同等级的产品，一些芯片的运行频率相对较高，于是打上高频率产品的名称和编号，而那些运行频率相对较低的芯片则加以改造，打上其它的低频率型号。这就是不同市场定位的处理器。而还有一些处理器可能在芯片功能上有一些不足之处。比如它在缓存功能上有缺陷（这种缺陷足以导致绝大多数的CPU瘫痪），那么它们就会被屏蔽掉一些缓存容量，降低了性能，当然也就降低了产品的售价，这就是Celeron和Sempron的由来。
　　在CPU的包装过程完成之后，许多产品还要再进行一次测试来确保先前的制作过程无一疏漏，且产品完全遵照规格所述，没有偏差。
非常好我支持^.^
不好我反对
相关阅读：
( 发表人：李倩 )
评价:好评中评差评
技术交流、我要发言
发表评论，获取积分！ 请遵守相关规定！提 交
Copyright &
elecfans.com.All Rights Reserved