图中器件是QuartusII中哪个与原件一致章图片

来源：蜘蛛抓取(WebSpider) 时间：2018-06-02 03:09 标签： 车辆合格证图片 原件
quartus2 的原理图中元件的粗线与细线连接，应如何设置，才能编译成功。_百度知道
quartus2 的原理图中元件的粗线与细线连接，应如何设置，才能编译成功。
我有更好的答案
粗线是总线 ，细线是连接线！粗线在编辑的时候一定要标明是几位的总线。这样才不至于出错，并且总线连接的端口之间，位数要匹配 否则编译生错。实际上你可以根据编译报告，双击一下，他会自动定义在出错的原件上！英语过四级就能看懂！
如何使总线与输出口output 连接才能使编译不出错？
比如你是输出口试q
并且是八位的时候，你在标出输出口电气连接符时，应该这样定义q[0..7]。这样就能不出错了，前提是你所有的单个模块都经过验证，否则即使你连接的编译不报错，你的设计也没有意义。
采纳率：36%
为您推荐：
其他类似问题
quartus2的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。quartus的元件原理图怎么查看_百度知道
quartus的元件原理图怎么查看
如果用图形编辑的话，调出 lpm_fifo，我想查看这个元件的具体内部结构图，怎么查看。
既然不能参看，那换个问题，谁能给我个quartus2的 实现 栈 功能的图形原理图。
我有更好的答案
查看不了的，你只可以看器件的说明文档，
为您推荐：
其他类似问题
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。quartus 2中怎样安装器件库，急用 - FPGA|CPLD|ASIC论坛 -
中国电子技术论坛 -
最好最受欢迎电子论坛!
后使用快捷导航没有帐号？
quartus 2中怎样安装器件库，急用
23:52:41　　
quartus 2中怎样安装器件库，急用
10:02:53　　
谢谢！！！！！！！！！！！！！！！！！！！！！！！！！！
15:52:13　　
菜单栏里的option下面最后一个install device
15:59:45　　
菜单栏里的option下面最后一个install device
我这个是quartus 2 11.0版本，好像没有那个选项
Powered by
供应链服务
版权所有 (C) 深圳华强聚丰电子科技有限公司【quartus】原理图输入设计详解攻略_百度经验
&&&&&&&&&电脑软件【quartus】原理图输入设计详解攻略听语音1234567
百度经验:jingyan.baidu.com Altera公司的Quartus为设计者提供了多种设计输入方法，包括原理图输入、状态图输入、HDL语言描述、网络表文件等，所不同的是，Quartus可以在一个工程中同时使用VHDL、Verilog语言输入。这里详细介绍原理图输入设计方法。百度经验:jingyan.baidu.comQuartus II 9.0 百度经验:jingyan.baidu.com1这里我们默认您已经新建好了工程，在【File】菜单下点击【New】，即弹出用户设计建立向导，在【New】中选择【Design Files】-【Block Diagram/Schematic File】原理图文件输入234建立原理图设计文件5调用参数化元件，在绘图区双击鼠标左键，即弹出添加符号元件的窗口6分别调用输入端口“input”和逻辑器件“74138”7绘图控制操作，使用缩放工具按钮后，请切换回按钮（选择及画线工具），才能对绘图进行编辑。8从符号库中调出需要的输入、输出端口，排放整齐9完成画线连接操作（鼠标放到端点处，会自动捕捉，按下左键拖动到目标处，释放后即完成一次画线操作）10鼠标左键双击端口名，如图示74138电路Y7N端所示，直接输入用户自定义的名字即可。74138逻辑测试电路原理图设计完毕！11在下拉菜单【Processing】中选择【Start Compilation】，启动全程编译12全程编译分析报告：13选择Processing/Start Compilation,自动完成分析、排错、综合、适配、汇编及时序分析的全过程。14编译过程中，错误信息通过下方的信息栏指示（红色字体）。双击此信息，可以定位到错误所在处，改正后在此进行编译直至排除所有错误；15编译成功后，会弹出编译报告，显示相关编译信息。16QuartusII的编译器由一系列处理模块构成；这些模块负责对设计项目的检错、逻辑综合、结构综合、输出结果的编辑配置，以及时序分析；17在这一过程中，将设计项目适配到FPGA/CPLD目标器件中，同时产生多用途的输出文件，如功能和时序信息文件，器件编程的目标文件；18编译器首先检查出工程设计文件中可能的错误信息，以供设计者排除，然后产生一个结构化的网表文件表达的电路原理图文件；19工程编译完成后，设计结果是否满足设计要求，可以通过时序仿真来分析；建立波形矢量文件20添加引脚节点，选择菜单【View】-【Utility Windows】-【Node Finder】命令21在Filter下选择“Pins：unassigned”，再单击“List”，列出引脚端口22在Nodes Found下方的列表下选择所列出的端口，将其拖放到波形文件的引脚编辑区23设置仿真时间长度，选择菜单【Edit】-【End Time】命令，默认为1us，这里将其设置为100us24设置仿真时间周期，选择菜单【Edit】-【Grid Size…】命令，默认为10ns，由于竞争冒险的存在，在仿真时信号波形和大量毛刺混叠在一起，影响仿真结果，因此，这里设置为500ns25编辑输入端口信号，使用窗口缩放（左键放大，右键缩小）把波形缩放到合适程度26启动时序仿真，在下拉菜单【Processing】中选择【Start Simulation】，分析波形可见，与74LS138功能真值表一致，结果正确END百度经验:jingyan.baidu.comQuartusII通过“工程（Project）”来管理设计文件，必须为此工程创建一个放置与此工程相关的所有设计文件的文件夹；此文件夹名不宜用中文，也最好不要用数字，应放到磁盘上容易找到的地方，不要放在软件的安装目录中；建立完工程文件夹后再进行后续操作……经验内容仅供参考，如果您需解决具体问题(尤其法律、医学等领域)，建议您详细咨询相关领域专业人士。作者声明：本篇经验系本人依照真实经历原创，未经许可，谢绝转载。投票(18)已投票(18)有得(0)我有疑问(0)◆◆说说为什么给这篇经验投票吧！我为什么投票...你还可以输入500字◆◆只有签约作者及以上等级才可发有得&你还可以输入1000字◆◆如对这篇经验有疑问，可反馈给作者，经验作者会尽力为您解决！你还可以输入500字相关经验180000热门杂志第1期你不知道的iPad技巧3784次分享第1期win7电脑那些事6630次分享第2期新人玩转百度经验1400次分享第1期Win8.1实用小技巧2651次分享第1期小白装大神1911次分享◆请扫描分享到朋友圈QuartusII怎么把编译好的VHDL文件相应的元件加到原理图上？_百度知道
QuartusII怎么把编译好的VHDL文件相应的元件加到原理图上？
最好加上截图
您的回答被采纳后将获得：
系统奖励15（财富值+成长值）+难题奖励30（财富值+成长值）+提问者悬赏50（财富值+成长值）
我有更好的答案
编译好之后创建symbol就可以了，然后在block文件中可以从元件库中像普通元件一样调用
为您推荐：
其他类似问题
quartusii的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。

我要回帖

更多关于 车辆合格证图片 原件 的文章

 

随机推荐